12.1个已知的定时分析器-定时报告在触发器与BUFGMUX之间的全局时钟上出现非常大的歪斜

描述

当我通过实现运行一个设计时,为什么时序报告在触发器之间的全局时钟资源上显示出非常大的歪斜?

解决方案

有关周期的更多信息,请参见Xilinx白皮书,什么是周期约束(WP257)AT:

HTTP://www. xLimx.COM/Sputto/DooptCurn/WieTeaPosi.HTM

当来自同一个时钟垫的两个路径驱动BuffGMUX时,通常会出现此问题。一个时钟路径通过DCM,另一个是非DCM路径。计时工具使用源触发器时钟路径的最短路径,即DCM时钟路径。最长路径用于目的地触发器时钟路径,即非DCM时钟路径。这在这两个触发器之间产生大量的时钟偏移。

为了解决这个问题,使用下面的例子之一将TIG约束放置在BuffgMUX上的一个引脚上:

PIN DCMIN

引脚BuffgMuxInthNAMI.I1Pin No.No.TIG

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 14:39:51 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它