DSP的6.1系统生成器——为什么并行乘法器比串行乘法器的逻辑更少?

描述

一般描述:

COREGEN乘法器的数据表表示,为了创建更小的内核,使用串行乘法器代替并行乘法器。当我通过SysGEN实现一个乘法器时,并行乘法器比串行乘法器小,不管我为串行乘法器设置了什么样的选项,它总是更大。为什么会这样?

解决方案

这是一个已知的问题,之所以出现这种情况,是因为IOS总是被注册,并且总是设置最大流水线。

这已经固定在系统生成器V6.2中。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 13:30:54 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它