功能仿真,VHDL,MODESIM -“错误:正式状态必须不关联与打开时,子元件单独关联”

描述

关键词:功能、仿真、ModelSim、形式、状态、关联、开放、子元件、单独、ECS

紧迫性:标准

一般描述:
当使用DCM的状态引脚时,组件声明必须声明状态为8位向量以匹配行为模型。当仅使用状态1或状态2输出时,其他端口必须保持未连接。如果它们与端口映射中的“open”相关联(状态(0)=& gt;open),则在ModelSim中出现以下错误:

“x错误:xxx vxd(xxx):当子元件单独关联时,形式状态不能与打开相关。”

解决方案

这个问题在ISE 63I中得到了修正。

解决这一问题的另一种方法是:

为了避免任何错误或警告,将未使用的状态输出连接到未连接的信号。信号声明和端口映射的片段如下:

(注意:这个变化是在“.vHF”文件中执行的,它是由ECS编写的等效VHDL文件。

——虚拟信号的信号声明

信号状态7x未连接:STDYLogic;
信号状态6-未连接:STDYLogic;
信号状态5x未连接:STDYLogic;
信号状态4x未连接:STDYLogic;
信号状态3x未连接:STDYLogic;
信号状态未连接:STDYLogic;

——DCM端口映射的代码段

状态(7)= & t;状态7x未连接,
状态(6)=&状态未连接,
状态(5)=&状态未连接,
状态(4)= & t;状态4x未连接,
状态(3)= & t;状态3x未连接,
状态(2)=&状态;(2);
状态(1)=&状态;(1);
状态(0)= & Gt;StUSTOS0A未连接);

如果在VSIM命令行中使用-87开关代替-93开关,则错误将成为警告并且仿真将继续进行。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 13:06:30 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它