LogICORSPI4.2（POSS-PHYL4）V5.0-SRCSTAT和SRCSTATCHIALL显示“X”，因为当输入CLKB是“Low”时，块RAM的SIMPRIM模型变得未知。
描述
紧迫：热
一般描述：
注：以下信息仅适用于ISE 4.2I和VHDL仿真。如果您使用的是ISE 5.1i或更高版本，则不需要在该应答记录中提供的战术补丁。
当我用PL4内核运行后NGDBug或路由后仿真时，核心用户接口上的源状态信号不正确地运行。SRCSTATH信号出现“X”或“未知”故障，SRCSTAT输出永远不会更新。
当我检查源核的层次结构时，我发现在仿真开始时，BuffGMUX的输出是“Low”短时间。如果BufGMUX在块RAM上驱动时钟，块RAM的输出变为“X”，并且块RAM的内容变得损坏。
解决方案
这个问题是由VHDL SIMPRIM和UNISIM模型中的bug引起的，并且只在PL4 V5.0内核和PL4到10 Gigg位以太网MAC（XGMII）桥核心中观察到。
如果你是一个PL4客户，就有一个战术补丁来解决这个仿真问题。你可以从PL4站点下载补丁，结合PL4V5.0内核，它可以在42AIPIPUPDATE3中提供：
HTTP//www. XILIX.COM/IPCCANT/POSSULL4/POSSULL4.HTM
如果您是PL4XGMII桥客户，您可以从PL4下载补丁到XGMII桥站点。
如果您不是PL4或桥牌客户，但在与BRAM仿真您的设计时有类似的问题，请在最近的位置（以下列出）与Xilinx客户支持联系，并提及此应答记录（第15354号）。
贴片安装
注意：这个补丁应该只有与4.2i Service PACK 3软件一起使用。
要安装修补程序，请遵循以下步骤：
1。将“CR157340VHDLLBRAMEXPUT.zip”文件解压缩到临时目录中。
2。编译unsiimthVITAL.VHD（包含在补丁中）到Xilinx UnISIM仿真库中。在ModelSim中，在命令行中使用以下命令：
VCOM - 87 -工作UNISIM unISimimVITAL.VHD
注意：对于PL4设计，此时RTL仿真是不可用的，因此下面的步骤是不必要的。然而，如果在RTL仿真中仿真非PL4设计，则必须编译UNISIMIVITAL.VHD。
三。将SimPrimeVITAL.VHD（包含在补丁中）编译成Xilinx SimPrm仿真库。对于ModelSim，使用以下命令：
VCOM - 87 -工作SimPrim-SimPrimultVITAL.VHD
我联系谁支持？
北美国
星期一，星期二，星期三，星期五：早上7:00到下午5:00
星期四：上午7:00下午4:00 PST
热特性曲线：1-800—255-77 78或（408）895-5199
传真：（408）
电子邮件：热特性曲线@ XILIXX.com
大不列颠联合王国
星期一至星期五：上午8:00至下午5:30格林尼治时间
热特性曲线：+44，870，7350，610
电子邮件：UkHelp @ XILIXX.com
法国
星期一至星期五：上午8:00至下午5:30格林尼治时间
热特性曲线：+33，1，3463，0100
传真：+33 1 3463 3463
电子邮件：FrHelp@ XILIXX.com
德国
星期一-星期五：晚上8点到下午5点30分
热特性曲线：+49，180，3，60，60，60
电子邮件：DLFult@ XILIXX.com
日本
星期一至星期五：上午9:00至下午12:00，下午1:00至下午5:00 JST。
热特性曲线：（81）3-532 1-77
电子邮件：jHythLeNexILIXX.com
这个问题在5.1i和以后的软件中是固定的。
