XST -“警告:XST:CaleDo的1474个端口不与声明排队”(ChipScope Pro)

描述

一般描述:

当我使用XST来综合包含黑盒核心的HDL设计时,我指定“-Read Sype”选项来导入EDF核心以进行时序分析和优化。但是,对于ChIPSimulePro核心,出现以下消息:

“警告:XST:1474个端口为核心& LT;ICONPROPro & GT;不要用声明排队。核心不会被加载。”

解决方案

这是因为控制端口存在问题。对于XST设计,控制端口在实例化模板中声明为图标核心的36位输出和ILA内核的36位输入。然而,该总线的位控制和lt;3和gt实际上是在EDFF中相反方向声明的状态位。这种差异是为了简化实例化过程,因为NGDBug不检查PIN方向,所以在NGDBug过程中内核被正确地合并。

XST可以在NETLIST中读取以评估网表时序。目前,与ChIPSimulePro核心相关联的NETLIST不能被读取到XST中,但是您可以通过禁用“-Read Sype”选项来避免警告:

1。选择综合-GT属性。

2。在“综合选项”选项卡中取消“读取内核”选项。

如果没有出现此选项,请选择Edg-≫Popys&Gt过程。将属性显示级别设置为AdvAccess,以访问高级选项。

这种警告也可能发生在非ChIPStudio Pro设计中。在HDL中比较黑盒网表和实例化,以确保所有端口名称、总线宽度和分隔符以及端口方向相同。修正任何差异以避免警告。

可以禁用读取内核选项,以停用此处理。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 12:18:40 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它