首次访问？先看看 站点介绍吧
如何在Lattice CPLD XO2系列器件中执行TransFR（透明传输）操作？
订阅RSS
已提问: 2018-02-05 20:09:02 +0800
已查看: 48 次
最后更新: Feb 05 '18
请教LATTICE CPLD XO2 的LVDS怎么使用？
Lattice March Xo2 CPLD 所能输出的最大电流和最大功率是多少？
对于Lattice FPGA/CPLD XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别？
为什么LATTICE XO2的CPLD明明有内部晶振，但它的开发板上还要提供外部晶振？ [已关闭]
请问LATTICE的XO2\XO3(CPLD\FPGA) 器件怎样执行加密操作？
LATTICE CPLD 软件 DIAMOND 报错" ERROR - osc_clk matches no clock nets in the design."怎么解决啊 ?
怎样提升LATTICE FPGA CPLD的下载烧录速度，让FPGA的下载更快更省时间？
LATTICE CPLD XO3做SPI收发，最快能做到多高的频率，96M可以吗？
LATTICE CPLD XO3芯片bank0可以作为7:1LVDS的差分输入吗？还是只能作为输出？
LATTICE CPLD LC4064V-75TN48C SMT贴片出现较多虚焊，请问该怎么解决？
