LATTICE CPLD FPGA即使设计只做很小的更改,如果要查看物理(physical)视图和布局视图(floor)也需要运行完整的编译流程吗?
LATTICE CPLD FPGA即使设计只做很小的更改,如果要查看物理(physical)视图和布局视图(floor)也需要运行完整的编译流程吗?
添加评论
首次访问?先看看 站点介绍吧
已提问: 2018-02-04 12:33:50 +0800
已查看: 291 次
最后更新: Feb 04 '18