4.2i基础原理编辑器-自动利用I/O引脚连接宏的示意图

描述

关键词:4.2,基础ADLEC,宏,原理编辑器,I/O,VHDL。

我使用了Schematic编辑器,并用一些VHDL代码和其他示意图创建了宏的示意性设计。
当我实现我的新设计时,基础软件自动利用I/O引脚连接我们的宏。
然后,我的设计使用更多的IOBs,它应该正常使用。

我怎样才能避免这种局面呢?

解决方案

如果宏包含iBF和OBUF缓冲区,则实现工具将使用IOBs来连接宏。

当您创建VHDL模块并综合代码时,综合工具自动将端口引脚上的输入和输出缓冲器添加到网表中。
因此,当您从该网表创建宏时,将在NETLIST中定义的iBFS和OBUFs也将被添加到示意宏中。

当在Schematic中互连不同模块时,所有模块的互连将被正确地进行,并且所有模块的输入和输出也将连接到IOBs。

为了避免这个问题:
在综合VHDL代码时,不允许综合工具将I/O焊盘推入到模块中。
不要在您的示意模块中插入iBF、OPAD、iPad、OPAD。

用于VHDL代码
在运行综合之前,不选中选项:“插入I/O焊盘”在综合设置中。

1。清除执行数据。
2。在项目管理器中,双击综合按钮。
三。在新打开的窗口(综合/实现设置)中,单击综合设置旁边的SET。
4。运行综合。
5。从新创建的NETLIST生成宏。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 11:17:09 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它