当我翻译一个包含核心生成器FIFO的设计,“警告:XMelHelp: 612预定义组”BrimsSpura“…”和其他错误发生时

描述

当我翻译一个实例化一个核心生成器FIFO的设计并包含一个指向元件组BrAMSH PORTA的时序约束时,在翻译过程中会发生以下警告和错误:

警告:XMelHelp: 612预定义组“BrimsxPoTa”是空的,因为设计不包含任何类型的元件。该组用于以下组和/或规格:

TSY01=从FFS到BrimsSpura 10000 ps”

警告:XMdHelpS: 644,对于TNM组“BrrssPura”没有发现合适的元件。这个小组已经从设计中被移除了。

“错误:XMelHelp: 648——规范“TSY01”无效,因为它的组(BrAMSH PORTA)被删除。检查扩大设计……

“警告:NGDBug:479 -输入垫网‘XLXNY29’正在驱动一个或多个时钟负载,这些时钟负载只应该使用专用时钟缓冲器。这可能导致这个网络上的大时钟偏移。检查BUF的正确类型是否用于驱动时钟缓冲器。

解决方案

约束BRAM的一种可能的方法是使用“RAMS”关键字而不是BrassSpura/BrimssiPotob。

不幸的是,此操作将不允许您独立地限制端口A和端口B。然而,实现工具确实有能力根据每一半的约束对BLAM的每一半应用不同的约束。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 11:14:22 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它