VelTEXI/-II PRO,BUFGMUX -当S被设置为“1”上电时,仿真输出是未知的,直到I1上的第一下降沿。

描述

当用户在上电时将BUFGMUX输入设置为“S=1”时,输出是未知的,直到I1上的第一下降沿;在该点,输出被设置为I1。这是正确的BuffgMUX行为吗?

请参阅下面的仿真图:

Simulating BUFGMUX with S= 1
用S=1仿真BuffgMUX

解决方案

仿真行为是正确的——BUFGMUX总是用“I0”选择电源。因此,如果“S=1”在“时间=0”,则立即选择I0作为输出,并且在其下一下降沿选择I1。

仿真结果表明了该方法的有效性。

当S从I0变为I1时,BufGMUX输出O将是逻辑电平“0”(GND),反之亦然。

有关BuffGMUX行为的更多信息,请参见VIETEX II/II PRO用户指南:

VIETEXⅡPRO

1。请参阅“ViTeX II Pro和ViTEX II Pro X FPGA用户指南”:

HTTP://www. xLimx.COM/Sputto/DooptIng/Dex.HTM
2。选择“FPGA器件家族”下的ViTEX II PRO。

三。选择ViTeX II Pro和ViTEX II Pro X FPGA用户指南。

4。选择设计考虑-GT;全球时钟网络。

病毒二号

1。请参阅“ViTEX II平台FPGA用户指南”:

HTTP://www. xLimx.COM/Sputto/DooptIng/Dex.HTM
2。在“FPGA器件家族”下选择ViTEX II。

三。选择ViTEXII平台FPGA用户指南。

4。选择设计考虑-GT;使用全局时钟网络。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 11:11:55 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它