XST-“错误:HDL编译器:28。V线XX。”名称“尚未申报”

描述

一般描述:

当我用XST编译Verilog设计时,报告了以下错误:

“错误:xST:926 & lt;文件& g.v v线XX。”名称“未声明”。

为什么?

解决方案

在使用信号、数组、参数等的实例之前,必须首先声明实例。XST解析器从一开始就扫描一个verilog文件,所以任何使用之前必须先声明那个实例。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 10:57:36 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它