XST-“错误：HDL编译器：28。V线XX。”名称“尚未申报”

修改标题

描述

一般描述：

当我用XST编译Verilog设计时，报告了以下错误：

“错误：xST：926 & lt；文件& g.v v线XX。”名称“未声明”。

为什么？

解决方案

在使用信号、数组、参数等的实例之前，必须首先声明实例。XST解析器从一开始就扫描一个verilog文件，所以任何使用之前必须先声明那个实例。