0

LATTICE FPGA RTL仿真良好、所有的约束也都符合布局线TRACE,但是时序仿真却出现unknowns未知(X)如何解决?

LATTICE FPGA RTL仿真良好、所有的约束也都符合布局(Place)布线(Route)TRACE,但是时序仿真却出现unknowns未知(X)如何解决?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
xilinx_fpga 头像
想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
1
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
inner 头像
登录/注册后进行回答