4.1i核心生成器,ViTEX II,异步FIFO -在什么情况下WrErrr和rdyErr信号被激活?

描述

关键词:异步FIFO、WRYER、RDYER

紧迫性:标准。

一般描述:
对于异步FIFO,在什么情况下WrErrr和rdyErr信号会被激活?

解决方案

只有当FIFO栈是空的并且尝试从堆栈读取时,RDYER才是活跃的(高电平)。

WreErr唯一活跃的时间(高)是当FIFO堆栈满并且尝试写入堆栈时。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 10:30:53 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它