0

为什么在Lattice dimaond FPGA软件中使用crosslink的"DPHY to CMOS IP v1.2"时,无法将bank0上的GPIO / IO_port放置在CrossLink中?

为什么在Lattice dimaond FPGA软件中使用crosslink的”DPHY to CMOS IP v1.2”时,无法将bank0上的GPIO / IO_port放置在CrossLink中?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
inner 头像
想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
1
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...

回答 2018-01-28 20:13:03 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它

登录/注册后进行回答