Hi FPGA - 最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

被标记的

Quartus×

18

查看

0

回答

0

投票

quartus 19.1 下载直链

27

查看

0

回答

0

投票

为什么我quartus中初始化后，自加后还是未定态呢，求大佬指教

33

查看

0

回答

0

投票

quartus实现移位，以下是代码实现32-24的移位，想请教一下always块中是怎么实现，作仿真出不了结果

37

查看

0

回答

0

投票

有人用过quartus 定点转浮点IP核吗

12

查看

0

回答

1

投票

ALTERA FPGA 软件QUARTUS有没有出过“Internal Error: Sub-system: A2T, ”这种错误的坛友?

13

查看

1

回答

0

投票

请教quartus II自定义IP能否实现参数设置？

22

查看

0

回答

0

投票

警告：.vcd（）：$ scope / $ upscope声明的不平衡或缺失

11

查看

0

回答

0

投票

当OSC_CLK_1被选为配置时钟源时，为什么Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核无法正常工作？

匿名

25

查看

0

回答

0

投票

将iopll.ip文件迁移到Quartus Prime Pro 18.0或18.1时是否存在已知问题？

匿名

19

查看

0

回答

0

投票

为什么“Sector_Erase”命令在Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核中不起作用？

匿名

10

查看

0

回答

0

投票

错误（19877）：部分重新配置不再支持综合修订

匿名

41

查看

0

回答

0

投票

错误消息：“错误：优化程序FAILED -dbg-info-enabled --grif --soft-elementary-math = false --fas = false --wiicm-disable = true”kernel_top.1.bc“-o”kernel_top。 kwgid.bc”

匿名

18

查看

0

回答

0

投票

为什么我会在编译英特尔®FPGA深度学习加速套件中的架构时出现错误（114016）：模块quartus_syn中的内存不足？

匿名

36

查看

0

回答

0

投票

内部错误：子系统：CGA，文件：/ quartus / h / cga_family_interface_auto.cpp，行：1499

匿名

26

查看

0

回答

0

投票

为什么英特尔®Stratix®10SoC FPGA硬核处理器系统在热复位或看门狗热复位后会挂起？

匿名

10

查看

0

回答

0

投票

内部错误：子系统：CONSTRA，文件：/ quartus / db / constra / constra_mvsat_bcm_solver.cpp，行：523

匿名

11

查看

0

回答

0

投票

为什么在使用平台设计器自动生成的脚本进行仿真时，Modelsim *英特尔®FPGA入门版会重新编译器件库？

匿名

36

查看

0

回答

0

投票

为什么英特尔®Quartus®PrimePro Edition软件中没有“为当前文件创建符号文件”选项？

匿名

21

查看

0

回答

0

投票

为什么报告时钟扇区利用率在完全编译后没有显示时钟信息？

匿名

42

查看

0

回答

0

投票

内部错误：子系统：CDB_SGATE，文件：/ quartus / db / cdb_sgate / cdb_sgate_sys.cpp，行：3584

匿名

39

查看

0

回答

0

投票

为什么在其他操作系统中打开设计时，英特尔®Quartus®PrimePro Edition软件版本17.1 Update 1需要重新编译？

匿名

26

查看

0

回答

0

投票

内部错误：子系统：PTI，文件：/ quartus / tsm / pyr / ide_physical_timing_api.cpp，行：4198

匿名

38

查看

0

回答

0

投票

内部错误：子系统：QHD，文件：/ quartus / comp / qhd / qhd_database_utils_splitter.cpp，行：806

匿名

21

查看

0

回答

0

投票

错误：为了编辑SDC约束，必须首先在Timing Analyzer中运行Create Timing Netlist命令以查看可用节点列表

匿名

26

查看

0

回答

0

投票

libGL错误：找不到匹配的fbConfigs或视觉效果libGL

匿名

33

查看

0

回答

0

投票

错误（129001）：原子“fr_out_data_ddio”上的输入端口CLK，它是一个twentynm_ddio_out原语，没有合法连接和/或配置

匿名

13

查看

0

回答

0

投票

为什么综合报告ramstyle属性的忽略源级别分配？

匿名

32

查看

0

回答

0

投票

Avalon®MM时钟交叉桥是否支持英特尔®Quartus®Prime18.0中的“使用同步复位”功能？

匿名

15

查看

0

回答

0

投票

为什么Stratix 10 Link Inspector的时间戳值不准确？

匿名

20

查看

0

回答

0

投票

错误：PLL_reconfig：没有这样的变量

匿名

14

查看

0

回答

0

投票

如何在JTAG Master作为主机的情况下读取存储在Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核中的读数据FIFO中的数据？

匿名

25

查看

0

回答

0

投票

如何在JTAG Master作为主机的Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核中将数据预存储到写数据FIFO中？

匿名

26

查看

0

回答

0

投票

英特尔Quartus Prime编程器在JTAG链中支持哪些指令寄存器（IR）延长？

匿名

20

查看

0

回答

0

投票

为什么Stratix®10缺少LVDS IP中的PLL输出引脚？

匿名

16

查看

0

回答

0

投票

为什么组件编辑器在保存和重读之前不会在添加/删除时更新接口？

匿名

18

查看

0

回答

0

投票

如何使用英特尔®许可证管理器实现FLEXlm RESERVE功能来分配英特尔®Quartus®Prime软件许可证？

匿名

31

查看

0

回答

0

投票

警告（13228）：altera_remote_update_core.sv上的Verilog HDL或VHDL警告（292）：为net next_state推断锁存[31]

匿名

42

查看

0

回答

0

投票

错误（16812）：altera_up_sync_fifo.v（138）中的Verilog HDL错误：端口连接无法混合排序和命名。或者命名端口连接中可能有一个尾随逗号。

匿名

18

查看

0

回答

0

投票

为什么我的RAM中的数据延迟了额外的时钟周期？

匿名

39

查看

0

回答

0

投票

加载共享库时出错：libicudata.so.61：无法打开共享对象文件：没有这样的文件或目录

匿名

36

查看

0

回答

0

投票

使用带符号的VHDL信号时，为什么DSP模块无法完全注册？

匿名

21

查看

0

回答

0

投票

我可以在实例化它时使用不同的参数，还是必须使用在第三方IP块的顶层设置的默认参数值？

匿名

11

查看

0

回答

0

投票

当JTAG链中有多个相同类型的器件时，为什么SignalTap会显示“将器件编程为继续”？

匿名

25

查看

0

回答

0

投票

为什么Windows 10上的英特尔Quartus Prime专业版软件版本18.0中的IP目录没有打开参数编辑器？

匿名

16

查看

0

回答

0

投票

Platform Designer中的IP组件未正确升级

匿名

15

查看

0

回答

0

投票

当我从英特尔Quartus标准版迁移到英特尔Quartus Prime Pro时，为什么我会看到以前禁用的块或IP突然变为启用状态？

匿名

13

查看

0

回答

0

投票

使用ALT_OUTBUF生成

匿名

30

查看

0

回答

0

投票

致命错误：0x8处的分段违例

匿名

29

查看

0

回答

0

投票

括号中的数字代表“实体的Fitter资源利用率”是什么？

匿名

14

查看

0

回答

0

投票

为什么Timing Analyzer找不到某些SDC文件？

匿名

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接

智慧AI

标签