Hi FPGA - 最大最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

被标记的

FPGA×

35

查看

1

回答

0

投票

移位拼接代码是啥意思，这里没看懂

15

查看

2

回答

0

投票

按键消抖模块的verilog代码看的不是很懂，不懂的几行标出，求帮忙看看

40

查看

8

回答

2

投票

请问FPGA芯片的商业级、工业级、军工级是怎么区分出来的？

29

查看

1

回答

0

投票

差分时钟从普通IO口输入fpga后不稳定的问题

22

查看

2

回答

0

投票

初学FPGA,有时会遇到代码看不懂，怎么解决呢？

23

查看

1

回答

0

投票

如何使复数乘法映射到Xilinx Versal FPGA DSP58中？

43

查看

0

回答

0

投票

FPGA的同步复位与异步复位

匿名

21

查看

1

回答

0

投票

为什么我quartus中初始化后，自加后还是未定态呢，求大佬指教

中关村彭于晏

41

查看

1

回答

0

投票

quartus13.0将包含有子模块的顶层模块生成qxp文件，导入新的工程中提示找不到qxp工程中的子模块怎么解决

中关村彭于晏

17

查看

1

回答

0

投票

关于quartus ii的双口RAM的ipcore的读写问题

中关村彭于晏

15

查看

1

回答

0

投票

xilinx FPGA 如何设定寄存器的初始值？

36

查看

1

回答

0

投票

xilinx UltraScale+ 和 Versal FPGA中为什么要用XPM_MEMORY？

22

查看

1

回答

0

投票

Lattice Crosslink-NX比特流(bitstream)压缩以及转换为C文件的方法介绍

41

查看

0

回答

0

投票

FPGA Debug经验之谈

39

查看

0

回答

0

投票

CDC(二) 单bit 脉冲跨时钟域处理

37

查看

1

回答

0

投票

CDC(一) 总线全握手跨时钟域处理

23

查看

0

回答

0

投票

FPGA入门系列17--task

45

查看

1

回答

0

投票

CPLD + SDRAM 驱动4.3寸 7 寸TFT屏的超精简代码

匿名

13

查看

0

回答

0

投票

再谈卷积神经网络中为什么会有矩阵乘法

匿名

15

查看

0

回答

0

投票

卷积神经网络中为什么会有矩阵乘法？

匿名

15

查看

0

回答

0

投票

基于FPGA的实时JPEG编码器

匿名

18

查看

0

回答

0

投票

XILINX FPGA大位宽加法运算怎样实现才高效？

匿名

29

查看

10

回答

0

投票

分享一大波FPGA技术论文及代码

25

查看

0

回答

0

投票

关于zynq7000的FUSE_CNTL值，从PL回读显示是加密，但依然可以非加密BOOT，不解求教！

14

查看

0

回答

0

投票

AN515激活驱动程序的问题

35

查看

0

回答

1

投票

7系列GTP / GTH - 仿真速度太慢，加快仿真

36

查看

1

回答

0

投票

nandflash读不出坏块标记，读出来的全是ff'h

31

查看

0

回答

0

投票

Artix-7 FPGA GTP收发器的设计咨询：量产芯片的RX复位序列要求

30

查看

1

回答

0

投票

FPGA如何产生相位延迟为0.5ns的两个脉冲？

24

查看

0

回答

0

投票

VIVADO IP流——如何修改/编辑VIVADO中的IP核心源文件？

14

查看

0

回答

0

投票

详解FPGA实现8b10b编码原理（含VHDL及verilog源码）

44

查看

3

回答

0

投票

FPGA重要参数，FPGA选型时候要注意什么呢

28

查看

0

回答

0

投票

大家好，请教下V-by-one数据提取，数据提取顺序是这样的吗

dream_and _action

10

查看

0

回答

0

投票

如何将FPGA开发板上的固定频率根据键盘输入的值进行输出

10

查看

0

回答

0

投票

xilinx fpga基础概念, 都是net，有什么区别

26

查看

0

回答

0

投票

xilinx fpga基础概念，都是pin，有什么区别？

匿名

12

查看

2

回答

2

投票

LATTICE的FPGA开发软件diamond的安装及LICENSE授权教程

30

查看

0

回答

0

投票

quartus实现移位，以下是代码实现32-24的移位，想请教一下always块中是怎么实现，作仿真出不了结果

37

查看

1

回答

0

投票

fpga 图像处理相关，怎么实现简单的图像拼接

40

查看

3

回答

0

投票

使用LATTICE（莱迪思）FPGA的CrossLink器件我需要什么LICENSE？

42

查看

2

回答

0

投票

signaltap调试问题

28

查看

0

回答

0

投票

如何设计FPGA干净的代码

39

查看

4

回答

0

投票

【转】FPGA基础入门实现图像暗通道输出（FPGA去雾算法相关）

21

查看

1

回答

0

投票

英特尔®Arria®10和英特尔Cyclone®10GX I / O PLL的VCO频率是否低于器件数据表中显示的最小值？

25

查看

1

回答

0

投票

Vivado约束 - 关键警告：[时序38-250]生成的时钟clk_50_1仅禁用主时钟clk1的路径

28

查看

1

回答

0

投票

Vivado - route_design无法布线GT REFCLK连接

32

查看

1

回答

0

投票

哪里可以获得ECP5和DDR3之间的接线图？

29

查看

2

回答

0

投票

【圈友提问】求LATTICE ECP5 FPGA的serdes入门资料？

13

查看

1

回答

0

投票

【圈友提问】lattice FPGA的XCF文件会被破解之类的吗？

37

查看

1

回答

0

投票

【圈友提问】LATTICE ecp5G FPGA的serdes添加调试核状态显示timeout error，请问这是什么问题？