Hi FPGA - 最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

被标记的

Altera×

12

查看

3

回答

2

投票

ALTERA FPGA quartus 18.0 在ubuntu16.04上使用MegaWizard生成IP时非常卡，怎么解决？

30

查看

0

回答

0

投票

ALTERA FPGA 28nm 器件 Transceiver 重配置 IP 的 Streamer 模式介绍

匿名

22

查看

0

回答

0

投票

ALTERA FPGA A10 QDRIV 接口评估

匿名

20

查看

0

回答

0

投票

ALTERA FPGA XCVR使用说明 Stratix V

15

查看

0

回答

0

投票

ALTERA FPGA 2GXB模块的使用说明

匿名

39

查看

0

回答

0

投票

ALTERA FPGA 常见问题汇总(2)

匿名

35

查看

0

回答

0

投票

ALTERA FPGA 常见问题汇总(1)

13

查看

0

回答

0

投票

ALTERA FPGA 常见问题汇总(3)

匿名

45

查看

0

回答

0

投票

altera FPGA 常见问题解决方法

匿名

43

查看

1

回答

2

投票

FPGA学习精品资料汇总帖

24

查看

0

回答

0

投票

FPGA视频接口之Altera LVDS IP用法（上）

匿名

36

查看

0

回答

0

投票

【分享】ALTERA FPGA 使用axf文件生成用于裸机SD卡启动的相关命令

16

查看

0

回答

1

投票

ALTERA FPGA 软件QUARTUS有没有出过“Internal Error: Sub-system: A2T, ”这种错误的坛友?

22

查看

0

回答

2

投票

altera FPGA DDR2的 dqs_int_delay_in<0> 的时序，怎么调整？

匿名

45

查看

1

回答

-1

投票

请教大牛一个问题， Cyclone系列的fpga 功耗最大会达到多少呢? [已关闭]

29

查看

0

回答

0

投票

警告：.vcd（）：$ scope / $ upscope声明的不平衡或缺失

25

查看

0

回答

0

投票

如何在Intel Quartus Prime软件中禁用Hyper Initialization？

匿名

36

查看

0

回答

0

投票

错误（19877）：部分重新配置不再支持综合修订

匿名

36

查看

0

回答

0

投票

OpenCL SDK安装期间出错：读取文件/etc/OpenCL/vendors/Altera.icd时出错

匿名

30

查看

0

回答

0

投票

错误消息：“错误：优化程序FAILED -dbg-info-enabled --grif --soft-elementary-math = false --fas = false --wiicm-disable = true”kernel_top.1.bc“-o”kernel_top。 kwgid.bc”

匿名

39

查看

0

回答

0

投票

错误：Generate期间发生意外错误：java.lang。 OutOfMemoryError：java堆空间

匿名

34

查看

0

回答

0

投票

内部错误：子系统：CGA，文件：/ quartus / h / cga_family_interface_auto.cpp，行：1499

匿名

28

查看

0

回答

0

投票

错误：工厂com.altera.sopcfactories.QsysFactory读取xxx.qsys异常com.altera.utilities.altNode.AltNodeException（内存中字符串）：文件过早结束。（XML）

匿名

16

查看

0

回答

0

投票

无法在Windows 10中制作预加载器

匿名

29

查看

0

回答

0

投票

内部错误：子系统：CONSTRA，文件：/ quartus / db / constra / constra_mvsat_bcm_solver.cpp，行：523

匿名

33

查看

0

回答

0

投票

为什么在使用平台设计器自动生成的脚本进行仿真时，Modelsim *英特尔®FPGA入门版会重新编译器件库？

匿名

21

查看

0

回答

0

投票

为什么英特尔®Quartus®PrimePro Edition软件中没有“为当前文件创建符号文件”选项？

匿名

39

查看

0

回答

0

投票

内部错误：子系统：CDB_SGATE，文件：/ quartus / db / cdb_sgate / cdb_sgate_sys.cpp，行：3584

匿名

32

查看

0

回答

0

投票

为什么在其他操作系统中打开设计时，英特尔®Quartus®PrimePro Edition软件版本17.1 Update 1需要重新编译？

匿名

41

查看

0

回答

0

投票

内部错误：子系统：QHD，文件：/ quartus / comp / qhd / qhd_database_utils_splitter.cpp，行：806

匿名

30

查看

0

回答

0

投票

错误：为了编辑SDC约束，必须首先在Timing Analyzer中运行Create Timing Netlist命令以查看可用节点列表

匿名

32

查看

0

回答

0

投票

libGL错误：找不到匹配的fbConfigs或视觉效果libGL

匿名

26

查看

0

回答

0

投票

错误（129001）：原子“fr_out_data_ddio”上的输入端口CLK，它是一个twentynm_ddio_out原语，没有合法连接和/或配置

匿名

23

查看

0

回答

0

投票

为什么综合报告ramstyle属性的忽略源级别分配？

匿名

20

查看

0

回答

0

投票

Avalon®MM时钟交叉桥是否支持英特尔®Quartus®Prime18.0中的“使用同步复位”功能？

匿名

31

查看

0

回答

0

投票

英特尔Quartus Prime编程器在JTAG链中支持哪些指令寄存器（IR）延长？

匿名

35

查看

0

回答

0

投票

为什么Stratix®10缺少LVDS IP中的PLL输出引脚？

匿名

24

查看

0

回答

0

投票

为什么组件编辑器在保存和重读之前不会在添加/删除时更新接口？

匿名

44

查看

0

回答

0

投票

如何使用英特尔®许可证管理器实现FLEXlm RESERVE功能来分配英特尔®Quartus®Prime软件许可证？

匿名

44

查看

0

回答

0

投票

警告（13228）：altera_remote_update_core.sv上的Verilog HDL或VHDL警告（292）：为net next_state推断锁存[31]

匿名

25

查看

0

回答

0

投票

错误（16812）：altera_up_sync_fifo.v（138）中的Verilog HDL错误：端口连接无法混合排序和命名。或者命名端口连接中可能有一个尾随逗号。

匿名

25

查看

0

回答

0

投票

加载共享库时出错：libicudata.so.61：无法打开共享对象文件：没有这样的文件或目录

匿名

22

查看

0

回答

0

投票

使用带符号的VHDL信号时，为什么DSP模块无法完全注册？

匿名

12

查看

0

回答

0

投票

我可以在实例化它时使用不同的参数，还是必须使用在第三方IP块的顶层设置的默认参数值？

匿名

23

查看

0

回答

0

投票

当JTAG链中有多个相同类型的器件时，为什么SignalTap会显示“将器件编程为继续”？

匿名

32

查看

0

回答

0

投票

为什么Windows 10上的英特尔Quartus Prime专业版软件版本18.0中的IP目录没有打开参数编辑器？

匿名

24

查看

0

回答

0

投票

Platform Designer中的IP组件未正确升级

匿名

25

查看

0

回答

0

投票

错误：在ACLMemUtils.cpp断言失败（510）

匿名

41

查看

0

回答

0

投票

当我从英特尔Quartus标准版迁移到英特尔Quartus Prime Pro时，为什么我会看到以前禁用的块或IP突然变为启用状态？

匿名

35

查看

0

回答

0

投票

使用ALT_OUTBUF生成

匿名

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接

智慧AI