首次访问?先看看
站点介绍
吧
登录
注册
提问
全部
未回答
登录
注册
帮助
注册
登录
全部
未回答
登录
注册
帮助
RSS
全部
FPGA
CPLD
ZYNQ
Modelsim
Quartus
Vivado
Xilinx
Altera
Lattice
排序 »
按日期
按活跃度 ▼
按回答数
按投票
被标记的
管脚
×
21
查看
1
回答
0
投票
LATTICE FPGA的管脚设为上拉电阻后,为什么是管脚电平是2.2V?
shawn
33
查看
1
回答
0
投票
LATTICE FPGA 加载配置及功能管脚有需要特别注意的吗?
yinhk
注册
登录
☆☆☆贡献榜☆☆☆
EDA在线工具
状态机工具
友情链接
标签
FPGA
lattice
注意
管脚