Hi FPGA - 最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

21

查看

2

回答

0

投票

请问有没有大佬有MIPI DSI TX 的驱动啊？使用xilinx IP的

匿名

44

查看

0

回答

2

投票

LM97937 204b通讯数据解析出错请教

匿名

26

查看

0

回答

1

投票

请问一下，fpga的嵌入式存储器容量对应CPLD的哪个参数啊?

匿名

30

查看

1

回答

0

投票

请问大家有 vivado 2016.4 的破解文件吗？

35

查看

1

回答

1

投票

请问你的vivado2016.4使用的modelsim是哪个版本？

10

查看

1

回答

-1

投票

请教大牛一个问题， Cyclone系列的fpga 功耗最大会达到多少呢? [已关闭]

43

查看

0

回答

1

投票

有没有遇到lattice diamond报“Error 1 in prepareBelPlace”错误？

36

查看

1

回答

-1

投票

lattice diamond安装报错“license checkout failed”

13

查看

1

回答

1

投票

LATTICE FPGA管脚绑定出现port总是被Unconnected的问题

42

查看

2

回答

0

投票

分享一下我FPGA软核CRC校验防破解思路

17

查看

2

回答

2

投票

altera的gclks时钟专用管脚能当普通IO使用吗？

30

查看

1

回答

1

投票

请教LATTICE ecp5 FPGA的SerDes收发异常问题

匿名

27

查看

0

回答

1

投票

LATTICE xo2-4000的cpld，擦除以后在上电b10的管脚为啥会输出周期的波形

30

查看

2

回答

1

投票

LATTICE EPC3 DDR3管脚约束给与BANK冲突

36

查看

1

回答

1

投票

LATTICE ECP3 DDR3 管脚绑定错误

27

查看

1

回答

1

投票

XILINX FPGA软核MicroBlaze开发资料汇总分享

42

查看

0

回答

2

投票

FPGA通过MII RGMII接口进行UDP以太网数据通信的教程分享

11

查看

0

回答

0

投票

警告：.vcd（）：$ scope / $ upscope声明的不平衡或缺失

39

查看

2

回答

1

投票

请教lattice fpga功能异常，加入reveal debug 后反而正常了

22

查看

2

回答

1

投票

LATTICE ECP3 FPGA的FASTN引脚是做什么用的，应该怎么连接？

27

查看

1

回答

1

投票

LATTICE FPGA ECP3-17做4K30时SDI输出有问题

17

查看

1

回答

1

投票

LATTICE DDR3读写错误问题请教

34

查看

2

回答

0

投票

lattice Diamond 3.10安装过程中license报错

21

查看

1

回答

2

投票

怎样读写lattice XO2 CPLD内部的用户FLASH(UFM)？

22

查看

1

回答

1

投票

LATTICE XO2\XO3系列CPLD的加载时间是多少？

24

查看

0

回答

0

投票

在FPGA上电后，为什么Active Serial（x1和x4）从Macronix闪存器件配置会发生故障？

13

查看

1

回答

2

投票

FPGA SDRAM读写测试教程分享

20

查看

1

回答

1

投票

LATTICE FPGA FrameBuffer与DDR3对接问题请教

21

查看

0

回答

1

投票

为什么DDR4内存接口信号在示例测试平台仿真的波形中显示‘hxx值？

38

查看

1

回答

2

投票

请教LATTICE FPGA Diamond 能正常下载程序但是使用reveal功能时，总是连接失败?

35

查看

1

回答

1

投票

LATTICE ECP5 FPGA触发器异常复位问题请教

30

查看

0

回答

0

投票

由VCCPT供电时，3V I / O bank上是否支持LVDS I / O标准输入引脚？

匿名

21

查看

0

回答

0

投票

为什么带有E144封装的Cyclone®10LP的引脚输出文件中缺少DATA4和DATA7配置功能引脚？

匿名

43

查看

0

回答

0

投票

当OSC_CLK_1被选为配置时钟源时，为什么Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核无法正常工作？

匿名

27

查看

0

回答

0

投票

将iopll.ip文件迁移到Quartus Prime Pro 18.0或18.1时是否存在已知问题？

匿名

44

查看

0

回答

0

投票

哪些是英特尔®Arria10支持的Macronix *闪存器件和英特尔®Quartus®Prime软件版本18.1中的英特尔®Cyclone10 GX？

匿名

38

查看

0

回答

0

投票

是否有关于Arria 10 PCG中nIO_PULLUP引脚的错误描述？

匿名

31

查看

0

回答

0

投票

如何使用英特尔®Quartus®Prime编程器更改USB-Blaster的TCK频率？

匿名

15

查看

0

回答

0

投票

为什么“Sector_Erase”命令在Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核中不起作用？

匿名

11

查看

0

回答

0

投票

如何在Intel Quartus Prime软件中禁用Hyper Initialization？

匿名

22

查看

0

回答

0

投票

在Quartus®Standard/ Lite 18.0 / 18.1中加载* .cof文件（在RPD文件创建期间）时，无法正确加载字节序的配置。

匿名

26

查看

0

回答

0

投票

升级到英特尔®Quartus®Prime软件版本17.1.2或更高版本时，为什么英特尔®Stratix®10DDR3 IP无法校准？

匿名

30

查看

0

回答

0

投票

当英特尔®Arria®10外部存储器接口IP和英特尔Arria 10 PHYLite IP放置在同一个I / O列中时，为什么EMIF校准会挂起？

匿名

12

查看

0

回答

0

投票

错误（19877）：部分重新配置不再支持综合修订

匿名

35

查看

0

回答

0

投票

如何更新Intel®Stratix®10SX器件的Linux器件树以匹配Quartus®PrimePro Platform Designer中的时钟设置？

匿名

10

查看

0

回答

0

投票

OpenCL SDK安装期间出错：读取文件/etc/OpenCL/vendors/Altera.icd时出错

匿名

44

查看

0

回答

0

投票

错误消息：“错误：优化程序FAILED -dbg-info-enabled --grif --soft-elementary-math = false --fas = false --wiicm-disable = true”kernel_top.1.bc“-o”kernel_top。 kwgid.bc”

匿名

25

查看

0

回答

0

投票

为什么我会在编译英特尔®FPGA深度学习加速套件中的架构时出现错误（114016）：模块quartus_syn中的内存不足？

匿名

16

查看

0

回答

0

投票

错误：Generate期间发生意外错误：java.lang。 OutOfMemoryError：java堆空间

匿名

11

查看

0

回答

0

投票

为什么具有AVST配置的Stratix 10 SX / TX / MX项目会出现SOF不完整的错误？

匿名

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接

智慧AI