Hi FPGA - 最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

40

查看

2

回答

0

投票

有没有介绍 ISE软件ucf文件的资料？

32

查看

2

回答

0

投票

signaltap调试问题

17

查看

2

回答

-1

投票

请教给位大佬，怎么实现两个数据信号的优先级控制

16

查看

1

回答

0

投票

DDR3 layout-ECP3

33

查看

1

回答

0

投票

sspi加载ecp5或者ECP3

44

查看

1

回答

0

投票

LCMXO256C-3T100C 烧录怎么加密操作？

20

查看

1

回答

0

投票

想用crosslink的MIPI来点亮2K屏，0基础要怎么学？

15

查看

3

回答

2

投票

有谁弄过MCU通过SSPI方式配置 LATTICE XO3 XO2 CPLD的？

32

查看

1

回答

0

投票

请问AD9371射频板可以应用在vc707上吗？

22

查看

1

回答

0

投票

关于三段式状态机条件触发动作

29

查看

1

回答

0

投票

signaltap调试问题 [已关闭]

10

查看

1

回答

0

投票

新设计的FPGA的pcb板输出电压不正常

17

查看

0

回答

0

投票

如何整洁设计FPGA代码2

41

查看

0

回答

0

投票

如何设计FPGA干净的代码

26

查看

4

回答

0

投票

【转】FPGA基础入门实现图像暗通道输出（FPGA去雾算法相关）

19

查看

0

回答

0

投票

如何通过DRP修改GTH的线速率

匿名

31

查看

2

回答

0

投票

请教一个问题，在VHDL这个进程中这两个语句是顺序执行的吗?

39

查看

0

回答

0

投票

VHDL中string的使用

12

查看

1

回答

0

投票

英特尔®Arria®10和英特尔Cyclone®10GX I / O PLL的VCO频率是否低于器件数据表中显示的最小值？

23

查看

1

回答

0

投票

Vivado约束 - 关键警告：[时序38-250]生成的时钟clk_50_1仅禁用主时钟clk1的路径

36

查看

1

回答

0

投票

Vivado - route_design无法布线GT REFCLK连接

11

查看

1

回答

0

投票

ECP5使用DDR3的ip核时，设置IP核时钟为333MHz时，示波器测到sclk_out时钟不是333/2MHz。

13

查看

1

回答

0

投票

哪里可以获得ECP5和DDR3之间的接线图？

35

查看

2

回答

0

投票

【圈友提问】求LATTICE ECP5 FPGA的serdes入门资料？

15

查看

1

回答

0

投票

【圈友提问】LATTICE XO2 CPLD 模拟JTAG烧录问题请教

18

查看

1

回答

0

投票

【圈友提问】求教一下，使用FPGA Advantage 生成代码时出现这个问题怎么解决？

40

查看

1

回答

0

投票

【圈友提问】lattice FPGA的XCF文件会被破解之类的吗？

39

查看

1

回答

0

投票

【圈友提问】LATTICE ecp5G FPGA的serdes添加调试核状态显示timeout error，请问这是什么问题？

10

查看

1

回答

0

投票

LATTICE FPGA 的reveal工具不能添加触发选项怎么解决？

20

查看

1

回答

1

投票

请问lattice crosslink FPGA 的MIPI IP里的rx频率设置有什么影响？

23

查看

0

回答

0

投票

请问Lattice crosslink FPGA的MIPI硬核IP该怎么设置？

匿名

43

查看

1

回答

0

投票

为什么LATTICE EPC5 FPGA的sdrdes通过SCI写进去的值和读出来的值不一致？

14

查看

1

回答

1

投票

LATTICE ECP3 ECP5 FPGA DDR3调试经验分享

41

查看

1

回答

0

投票

如何通过Diamond Programmer对传统/老器件进行编程？

36

查看

0

回答

1

投票

LATTICE FPGA USB3.0 UVC方案verilog源代码音频卡顿问题求助

29

查看

2

回答

0

投票

tse mii能抓到pc发来的包，但是data_rx却一直没有信号，是tse初始化出问题了吗？本人第一次用tse，望详解，谢谢

10

查看

1

回答

0

投票

【圈友提问】Lattice DIAMOND 入门资料怎样加IP，怎样仿真？

39

查看

1

回答

0

投票

【圈友提问】xilinx ISE怎么查看子模块的资源消耗情况?

16

查看

0

回答

0

投票

rapidio消息事务包如何组包

大尾巴灰狼

11

查看

2

回答

0

投票

LATTCE ECP5 FPGA 的LVDS速率是多少？可以跑到1G吗？

44

查看

1

回答

0

投票

HDL Designer 2015.1b 问题已解决

43

查看

3

回答

0

投票

调用Vivado 1000BASE-X PCS / PMA或SGMII IP Core实现以太网数据传输，结果只能接收，不能发送

19

查看

1

回答

0

投票

Compact CNN IP可以处理多少Conv2d内核大小？

31

查看

1

回答

0

投票

LATTICE Diamond是否支持通过 GUI设置Synplify Pro的库路径条目？

37

查看

1

回答

0

投票

lattice fpga reveal错误：“无法调试器件：请检查电缆连接或显示比特流插入”。怎么解决这个？

38

查看

1

回答

0

投票

我们需要在LATTICE ECP5 FPGA上使用tmwc（比如在ECP3 = 100 - 500个额外的时钟周期）？如果是的话，有什么价值？

40

查看

1

回答

0

投票

为什么当sensAI v1.1以ReLU作为最后一层编译网络时会发生错误？

28

查看

1

回答

0

投票

LATTICE FPGA 通过ENCLKO *输入启用/禁用MachXO3L的PLL时钟输出是否没有毛刺？

28

查看

1

回答

0

投票

LATTICE FPGA OpenLDI到DSI IP似乎支持传入的OpenLDI数据流的VESA映射。此IP是否支持JEIDA映射？如果没有，我们如何实现此功能？

27

查看

1

回答

0

投票

LATTICE FPGA如何确定IO上可编程上拉/下拉电阻的值？

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接