Hi FPGA - 最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

25

查看

0

回答

1

投票

LATTICE FPGA USB3.0 UVC方案verilog源代码音频卡顿问题求助

24

查看

2

回答

0

投票

tse mii能抓到pc发来的包，但是data_rx却一直没有信号，是tse初始化出问题了吗？本人第一次用tse，望详解，谢谢

38

查看

1

回答

0

投票

【圈友提问】Lattice DIAMOND 入门资料怎样加IP，怎样仿真？

14

查看

1

回答

0

投票

【圈友提问】xilinx ISE怎么查看子模块的资源消耗情况?

19

查看

0

回答

0

投票

rapidio消息事务包如何组包

大尾巴灰狼

39

查看

2

回答

0

投票

LATTCE ECP5 FPGA 的LVDS速率是多少？可以跑到1G吗？

38

查看

1

回答

0

投票

HDL Designer 2015.1b 问题已解决

11

查看

3

回答

0

投票

调用Vivado 1000BASE-X PCS / PMA或SGMII IP Core实现以太网数据传输，结果只能接收，不能发送

15

查看

1

回答

0

投票

Compact CNN IP可以处理多少Conv2d内核大小？

20

查看

1

回答

0

投票

LATTICE Diamond是否支持通过 GUI设置Synplify Pro的库路径条目？

14

查看

1

回答

0

投票

lattice fpga reveal错误：“无法调试器件：请检查电缆连接或显示比特流插入”。怎么解决这个？

23

查看

1

回答

0

投票

我们需要在LATTICE ECP5 FPGA上使用tmwc（比如在ECP3 = 100 - 500个额外的时钟周期）？如果是的话，有什么价值？

37

查看

1

回答

0

投票

为什么当sensAI v1.1以ReLU作为最后一层编译网络时会发生错误？

30

查看

1

回答

0

投票

LATTICE FPGA 通过ENCLKO *输入启用/禁用MachXO3L的PLL时钟输出是否没有毛刺？

24

查看

1

回答

0

投票

LATTICE FPGA OpenLDI到DSI IP似乎支持传入的OpenLDI数据流的VESA映射。此IP是否支持JEIDA映射？如果没有，我们如何实现此功能？

15

查看

1

回答

0

投票

LATTICE FPGA如何确定IO上可编程上拉/下拉电阻的值？

23

查看

1

回答

0

投票

LATTICE FPGA 软件diamond 为什么Reveal会添加一个名为GND_net的网络，其I / O属性无法更改？

30

查看

1

回答

0

投票

LATTICE FPGA如果输入引脚的输入电压超过3.6V或低于-0.3V，是否会出现问题？

10

查看

1

回答

0

投票

LATTICE FPGA 用户将所有BNAK设置为3.3V，并且用户想要分配输入缓冲区LVTTL33，却不能选择“N / A”。

28

查看

1

回答

1

投票

LATTICE FPGA器件未使用的I/O引脚需要接地吗？

34

查看

1

回答

1

投票

Virtex-4/5/6 - 如何在配置后使用STARTUP原语驱动CCLK

10

查看

1

回答

1

投票

ViTEX-II DCI——当使用BitGen中的“RealZeDCI”选项时，我看到在我的分裂终止的I/O（HSTL、SSTL、GTL、LVDS）上有一个意外的DC偏移。

33

查看

1

回答

1

投票

UltraScale + GTH - 从数字监视器读取LPM / DFE自适应循环的正确方法

14

查看

1

回答

1

投票

同步-我如何推断动态可变移位寄存器LUTS（SRLS）的ViTrx架构？

32

查看

1

回答

0

投票

如何使用Vivado Simulator运行时序仿真？

29

查看

1

回答

1

投票

9.1i配置 - 在XAPP424中仿真JTAG Player时，我的仿真总是在TDO检查指令处失败

24

查看

2

回答

1

投票

理解DDR3写入均衡(Write Leveling)和读取均衡(Read Leveling)

11

查看

1

回答

1

投票

Vivado综合 - 由连续分配语句和电线声明引起的“严重警告：[Synth 8-3352]多驱动网络”

13

查看

1

回答

1

投票

LATTICE ECP5 FPGA 使用clarity生成DDR3或其它IP的操作步骤分享

19

查看

3

回答

0

投票

LATTICE FPGA ECP5如何锁定设备上的serdes引脚？设计器规划器中没有引脚锁定功能。。针脚呈灰色。

27

查看

3

回答

0

投票

ALTERA FPGA qsys中cyclone V的transceiver PHY选哪个

27

查看

1

回答

0

投票

LATTICE FPGA ECP5使用DDR3 IP遇到时序和管脚分配问题

23

查看

1

回答

0

投票

XO2 IO缓冲输出可以支持mini-LVDS吗？

33

查看

1

回答

0

投票

如何在DDR接口中分配虚拟VCCIO引脚，无论它是连接到PCB上的VCC还是GND？

43

查看

1

回答

0

投票

即使我在Crosslink的MCLK频率中设置48MHz的MCLK频率，为什么还是24 MHz？

44

查看

1

回答

0

投票

MachXO3的上电和断电顺序如何？

30

查看

1

回答

0

投票

如何对CRAM和/或程序配置进行CRC校验？

21

查看

1

回答

0

投票

参考设计RD 2033“使用紧凑型CNN加速器IP的关键短语检测”的操作原理。它是否使用FFT？

39

查看

1

回答

0

投票

为什么我在sensAI Compiler 1.1中得到“list index out of range”错误？

38

查看

1

回答

0

投票

如何正确地在VHDL中实例化SB_RGBA_DRV？

43

查看

1

回答

0

投票

MachXO2器件是否支持LatticeMico8 / LatticeMico32软处理器？

28

查看

1

回答

0

投票

HW-USBN-2B下载线在使用中被烧坏了，它是否不支持5V IO，应该直接使用旧的HW-USBN-2A下载线替代吗？

40

查看

1

回答

0

投票

LATTICE FPGA PLL能否支持通过WISHBONE动态更新？

13

查看

1

回答

0

投票

当其他外部元件连接到LATTICE FPGA 的MCLK线路时，如何去除MCLK波形中的小于一个周期的信号？

15

查看

1

回答

0

投票

如果float license遇到错误“LMTOOLS版本太高”该怎么办？

33

查看

1

回答

0

投票

想要更新器件中的比特流并加密比特流让它只能在自己的产品上使用，那么CrossLink器件中是否有这样的解决方案？如果是，在哪个文件中有说明？

29

查看

1

回答

0

投票

Crosslink能否支持ITU BT.1120？

26

查看

1

回答

1

投票

LATTICE DIAMOND如何使MAP和PAR自动使用I / O触发器？

34

查看

1

回答

0

投票

XO3数据手册第50页第3.12节（sysI / O单端直流电气特性）中的表3.11显示了IOL max和IOH max。这些是否超过PVT（工艺，电压，温度）？ PVT目前是否有最低规格？

42

查看

1

回答

0

投票

Debian 4.9.88也适用于Diamond 3.10-sp2吗？为什么这只有超级用户可以使用？

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接

智慧AI