Hi FPGA - 最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

32

查看

1

回答

1

投票

ViTEX-II DCI——当使用BitGen中的“RealZeDCI”选项时，我看到在我的分裂终止的I/O（HSTL、SSTL、GTL、LVDS）上有一个意外的DC偏移。

41

查看

1

回答

1

投票

UltraScale + GTH - 从数字监视器读取LPM / DFE自适应循环的正确方法

21

查看

1

回答

1

投票

同步-我如何推断动态可变移位寄存器LUTS（SRLS）的ViTrx架构？

30

查看

1

回答

0

投票

如何使用Vivado Simulator运行时序仿真？

14

查看

1

回答

1

投票

9.1i配置 - 在XAPP424中仿真JTAG Player时，我的仿真总是在TDO检查指令处失败

37

查看

2

回答

1

投票

理解DDR3写入均衡(Write Leveling)和读取均衡(Read Leveling)

21

查看

1

回答

1

投票

Vivado综合 - 由连续分配语句和电线声明引起的“严重警告：[Synth 8-3352]多驱动网络”

37

查看

1

回答

1

投票

LATTICE ECP5 FPGA 使用clarity生成DDR3或其它IP的操作步骤分享

11

查看

3

回答

0

投票

LATTICE FPGA ECP5如何锁定设备上的serdes引脚？设计器规划器中没有引脚锁定功能。。针脚呈灰色。

28

查看

3

回答

0

投票

ALTERA FPGA qsys中cyclone V的transceiver PHY选哪个

16

查看

1

回答

0

投票

LATTICE FPGA ECP5使用DDR3 IP遇到时序和管脚分配问题

25

查看

1

回答

0

投票

XO2 IO缓冲输出可以支持mini-LVDS吗？

43

查看

1

回答

0

投票

如何在DDR接口中分配虚拟VCCIO引脚，无论它是连接到PCB上的VCC还是GND？

12

查看

1

回答

0

投票

即使我在Crosslink的MCLK频率中设置48MHz的MCLK频率，为什么还是24 MHz？

34

查看

1

回答

0

投票

MachXO3的上电和断电顺序如何？

26

查看

1

回答

0

投票

如何对CRAM和/或程序配置进行CRC校验？

31

查看

1

回答

0

投票

参考设计RD 2033“使用紧凑型CNN加速器IP的关键短语检测”的操作原理。它是否使用FFT？

38

查看

1

回答

0

投票

为什么我在sensAI Compiler 1.1中得到“list index out of range”错误？

27

查看

1

回答

0

投票

如何正确地在VHDL中实例化SB_RGBA_DRV？

18

查看

1

回答

0

投票

MachXO2器件是否支持LatticeMico8 / LatticeMico32软处理器？

41

查看

1

回答

0

投票

HW-USBN-2B下载线在使用中被烧坏了，它是否不支持5V IO，应该直接使用旧的HW-USBN-2A下载线替代吗？

20

查看

1

回答

0

投票

LATTICE FPGA PLL能否支持通过WISHBONE动态更新？

18

查看

1

回答

0

投票

当其他外部元件连接到LATTICE FPGA 的MCLK线路时，如何去除MCLK波形中的小于一个周期的信号？

16

查看

1

回答

0

投票

如果float license遇到错误“LMTOOLS版本太高”该怎么办？

35

查看

1

回答

0

投票

想要更新器件中的比特流并加密比特流让它只能在自己的产品上使用，那么CrossLink器件中是否有这样的解决方案？如果是，在哪个文件中有说明？

21

查看

1

回答

0

投票

Crosslink能否支持ITU BT.1120？

18

查看

1

回答

1

投票

LATTICE DIAMOND如何使MAP和PAR自动使用I / O触发器？

25

查看

1

回答

0

投票

XO3数据手册第50页第3.12节（sysI / O单端直流电气特性）中的表3.11显示了IOL max和IOH max。这些是否超过PVT（工艺，电压，温度）？ PVT目前是否有最低规格？

40

查看

1

回答

0

投票

Debian 4.9.88也适用于Diamond 3.10-sp2吗？为什么这只有超级用户可以使用？

29

查看

1

回答

0

投票

器件号LCMXO1200C-3FTN256C与以前的XO1200器件有不同的芯片吗？

40

查看

1

回答

0

投票

在哪里可以找到Crosslink的Masterlink IO Link（B-IOL-EVN-BRD）中缺少的插件I / O引脚说明？

14

查看

1

回答

0

投票

基于Crosslink数据表，Vccaux可以是2V5或3V3。在2V5（Vccio，IO设置，配置......）使用Vccaux时是否存在任何已知限制？

11

查看

1

回答

0

投票

如果遇到此警告，请检查什么？警告 - c：/ bongiovanni / projects / mvb module / fpga / 00.05 / sources / mvbc / event.v（515）：Register \ DOut_MVBC_15__I_0 / event_slave / group_mask_i11停留在零。 VDB-5013

36

查看

1

回答

0

投票

是否有LATTICE开发板可以支持开箱即用连接4通道CSI-2相机？

13

查看

1

回答

0

投票

当通过仿真确认CMOS到DPHY IP时，16位短包数据序列输出如下0,1,0,1,0,1,0,1 ......这是正确的吗？

29

查看

1

回答

0

投票

根据Crosslink数据表，Icciox是60uA。请解释一下Bankx电源电流意味着什么？如果每个I / O电流默认为8 mA，则超过60 uA。 60 uA代表什么？

36

查看

1

回答

0

投票

如何从“Fault”中恢复并等待某些事情继续进行操作？

44

查看

1

回答

0

投票

在映射时，DPHY映射到DPHY0。我似乎无法找到将映射更改为DPHY1的方法。是否可以转移到DPHY1？

43

查看

1

回答

0

投票

如果sublvds2csi2 IP的许可证不起作用怎么办？

40

查看

1

回答

0

投票

可以在LATTICE FPGA PCS IP中修改CTC吗？

44

查看

1

回答

0

投票

为什么在Analyze过程中使用像MaxPool >> MaxPool >> Convolution这样的简单NN模型会出现NN编译错误？

42

查看

1

回答

0

投票

如果没有外部SPI，LATTICE PGA器件 EXT-NVCM的启动时间是多少？

38

查看

1

回答

0

投票

Hard-DPHY可以接收没有MIPI协议的SLVS 200信号吗？

35

查看

1

回答

0

投票

EDIF2NGD工具：警告 - 找不到支持的属性qual_imvar_name - 忽略...如何清除此警告？

25

查看

1

回答

1

投票

LATTICE FPGA 有人用过软jtag调试reveal吗？

37

查看

1

回答

1

投票

LATTICE FPGA XO3烧录用的SPI口，是不是就是EFB hardened的那个SPI？

18

查看

2

回答

0

投票

实现基于FPGA的低通滤波器FIR设计（含matlab和FPGA verilog源码）

12

查看

1

回答

0

投票

为什么我会收到错误“ERROR：[HLS 200-101]'add_files'：指定的位置参数太多。”使用基于HLS的视频IP时

17

查看

3

回答

0

投票

LATTICE FPGA用reveal逻辑分析仪抓取的波形保存后，怎么打开？

29

查看

1

回答

0

投票

LATTICE ECP5 FPGA DDR3编译错误

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接

智慧AI