Hi FPGA - 最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

15

查看

1

回答

0

投票

FPGA网口数据组帧传输项目

45

查看

1

回答

0

投票

输入十路千兆以太网，输出一路10G

36

查看

1

回答

0

投票

quarters 13.0调用modelsim出现error。

23

查看

2

回答

1

投票

xinlinx k7系列fpga的gtx接口用一个时钟两路sdi输出可以吗？

39

查看

2

回答

0

投票

NIOS 怎么扩展总线接口

35

查看

0

回答

0

投票

quartus 19.1 下载直链

36

查看

0

回答

0

投票

如何将FPGA开发板上的固定频率根据键盘输入的值进行输出

17

查看

0

回答

0

投票

为什么前者可以输出数据，后者输出为0

我叫布拉格

28

查看

0

回答

0

投票

关于quartus ii的双口RAM的ipcore的读写问题

14

查看

0

回答

0

投票

quartus ip核调用不成功

44

查看

0

回答

0

投票

为什么我quartus中初始化后，自加后还是未定态呢，求大佬指教

32

查看

0

回答

0

投票

用7系列FPGA实现SDH帧定位

39

查看

1

回答

0

投票

Xilinx platform studio 新建工程闪退

23

查看

0

回答

0

投票

求教如何用FPGA实现混沌相图

12

查看

0

回答

0

投票

如何在xilinx vivado中快速查找目标cell

25

查看

0

回答

0

投票

xilinx fpga基础概念, 都是net，有什么区别

36

查看

0

回答

0

投票

xilinx fpga基础概念，都是pin，有什么区别？

匿名

18

查看

0

回答

0

投票

xilinx 的VIO你用对了吗？

匿名

29

查看

0

回答

0

投票

xilinx vivado 的Schematic视图下能看到什么？

匿名

18

查看

0

回答

0

投票

调试程序时发生不明情况的异常

41

查看

0

回答

0

投票

什么是奇偶校验位，如何计算，如何用Verilog实现

匿名

10

查看

0

回答

0

投票

关于时序我们要检查哪些内容

44

查看

0

回答

0

投票

vivado fft 计算结果是不是有问题？

27

查看

0

回答

1

投票

自己动手搭建一个简单的数字图像处理FPGA仿真系统

41

查看

0

回答

0

投票

基于fpga的通信控制器

23

查看

1

回答

0

投票

LATTICE DDR3构建错误

20

查看

0

回答

0

投票

crosslink采集mipi信号不稳定

15

查看

1

回答

0

投票

testbench中,forever产生时钟出错

10

查看

0

回答

0

投票

lattice ICE40 系列如何配置它的内存使他脱离外部FLASH 存储在非易失性存储器

匿名

30

查看

2

回答

2

投票

LATTICE的FPGA开发软件diamond的安装及LICENSE授权教程

39

查看

0

回答

0

投票

quartus实现移位，以下是代码实现32-24的移位，想请教一下always块中是怎么实现，作仿真出不了结果

29

查看

1

回答

0

投票

diamond programmer 下载失败的原因

38

查看

1

回答

0

投票

最近在做一个基于FPGA的PPM调制系统，综合没问题烧录后没有波形

13

查看

1

回答

0

投票

MachXO2 想把内部100M的时钟输出到IO，有什么办法？

13

查看

0

回答

1

投票

有人有兴趣清华大学交叉信息研究院这个FPGA职位吗？

22

查看

1

回答

0

投票

fpga 图像处理相关，怎么实现简单的图像拼接

17

查看

0

回答

0

投票

有人用过quartus 定点转浮点IP核吗

27

查看

1

回答

0

投票

请教LATTICE CPLD XO2

16

查看

1

回答

0

投票

串口只接受8位数据，怎样把16位数据分成两组放在寄存器再进行传送

33

查看

2

回答

0

投票

XILINX vivado中debug总是经常提示 the core clock is slow or no core connected for this ila

19

查看

1

回答

0

投票

XILINX DDR3 有时候init_calib_complete拉高，读写数据以后，app_rdy就一直为低

44

查看

2

回答

0

投票

怎么将这10bit数据弄到写fifo中，然后再读这个fifo的时候转成128bit呢？

21

查看

3

回答

0

投票

使用LATTICE（莱迪思）FPGA的CrossLink器件我需要什么LICENSE？

24

查看

0

回答

0

投票

ISE14.7进行后仿真的时候总是报ERROR:Simulator:702 - Can not find design unit work.glbl in library work located at isim/work

匿名

11

查看

0

回答

0

投票

用lattice的ecp5G，不知道怎么使用loopback进行调试？

10

查看

0

回答

0

投票

如何对D触发器进行简单的仿真文件的编写（本人使用的Vivado 2018.2）

28

查看

0

回答

0

投票

【FPGA-xilinx】ise中已知.v文件，怎样可以查看其ip核具体设置

23

查看

1

回答

-1

投票

这个代码写成这样是根据什么语法呢？ [已关闭]

37

查看

1

回答

-1

投票

请问一个线阵相机是通过SPI方式传输数据的，但是为什么相机模块有多达64个dataout引脚

39

查看

1

回答

0

投票

用vivado烧录程序显示在目标本地主机上未检测到设备