Hi FPGA - 最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

42

查看

0

回答

0

投票

关于帧间差分法的问题

22

查看

1

回答

0

投票

请教LATTICE CPLD XO2

34

查看

1

回答

0

投票

串口只接受8位数据，怎样把16位数据分成两组放在寄存器再进行传送

30

查看

2

回答

0

投票

XILINX vivado中debug总是经常提示 the core clock is slow or no core connected for this ila

43

查看

1

回答

0

投票

XILINX DDR3 有时候init_calib_complete拉高，读写数据以后，app_rdy就一直为低

39

查看

2

回答

0

投票

怎么将这10bit数据弄到写fifo中，然后再读这个fifo的时候转成128bit呢？

14

查看

3

回答

0

投票

使用LATTICE（莱迪思）FPGA的CrossLink器件我需要什么LICENSE？

14

查看

0

回答

0

投票

ISE14.7进行后仿真的时候总是报ERROR:Simulator:702 - Can not find design unit work.glbl in library work located at isim/work

匿名

41

查看

0

回答

0

投票

用lattice的ecp5G，不知道怎么使用loopback进行调试？

18

查看

0

回答

0

投票

如何对D触发器进行简单的仿真文件的编写（本人使用的Vivado 2018.2）

13

查看

0

回答

0

投票

【FPGA-xilinx】ise中已知.v文件，怎样可以查看其ip核具体设置

22

查看

1

回答

-1

投票

这个代码写成这样是根据什么语法呢？ [已关闭]

23

查看

1

回答

-1

投票

请问一个线阵相机是通过SPI方式传输数据的，但是为什么相机模块有多达64个dataout引脚

35

查看

1

回答

0

投票

用vivado烧录程序显示在目标本地主机上未检测到设备

20

查看

2

回答

0

投票

有没有介绍 ISE软件ucf文件的资料？

40

查看

2

回答

0

投票

signaltap调试问题

37

查看

2

回答

-1

投票

请教给位大佬，怎么实现两个数据信号的优先级控制

10

查看

2

回答

0

投票

FPGA实现12路SPI数据采集+以太网TCP/IP数据传输问题

13

查看

1

回答

0

投票

DDR3 layout-ECP3

33

查看

1

回答

0

投票

sspi加载ecp5或者ECP3

26

查看

1

回答

0

投票

LCMXO256C-3T100C 烧录怎么加密操作？

12

查看

1

回答

0

投票

想用crosslink的MIPI来点亮2K屏，0基础要怎么学？

28

查看

3

回答

2

投票

有谁弄过MCU通过SSPI方式配置 LATTICE XO3 XO2 CPLD的？

30

查看

1

回答

0

投票

请问AD9371射频板可以应用在vc707上吗？

22

查看

1

回答

0

投票

关于三段式状态机条件触发动作

45

查看

1

回答

0

投票

signaltap调试问题 [已关闭]

25

查看

1

回答

0

投票

新设计的FPGA的pcb板输出电压不正常

43

查看

0

回答

0

投票

如何整洁设计FPGA代码2

21

查看

0

回答

0

投票

如何设计FPGA干净的代码

38

查看

4

回答

0

投票

【转】FPGA基础入门实现图像暗通道输出（FPGA去雾算法相关）

30

查看

0

回答

0

投票

如何通过DRP修改GTH的线速率

匿名

29

查看

2

回答

0

投票

请教一个问题，在VHDL这个进程中这两个语句是顺序执行的吗?

18

查看

0

回答

0

投票

VHDL中string的使用

45

查看

1

回答

0

投票

英特尔®Arria®10和英特尔Cyclone®10GX I / O PLL的VCO频率是否低于器件数据表中显示的最小值？

28

查看

1

回答

0

投票

Vivado约束 - 关键警告：[时序38-250]生成的时钟clk_50_1仅禁用主时钟clk1的路径

39

查看

1

回答

0

投票

Vivado - route_design无法布线GT REFCLK连接

31

查看

1

回答

0

投票

【圈友提问】用单片机 ARM MCU通过JTAG给LATTICE CPLD XO2快速进行固件升级的方法是否可靠？

38

查看

1

回答

0

投票

ECP5使用DDR3的ip核时，设置IP核时钟为333MHz时，示波器测到sclk_out时钟不是333/2MHz。

11

查看

1

回答

0

投票

哪里可以获得ECP5和DDR3之间的接线图？

40

查看

2

回答

0

投票

【圈友提问】求LATTICE ECP5 FPGA的serdes入门资料？

11

查看

1

回答

0

投票

【圈友提问】LATTICE XO2 CPLD 模拟JTAG烧录问题请教

18

查看

1

回答

0

投票

【圈友提问】求教一下，使用FPGA Advantage 生成代码时出现这个问题怎么解决？

41

查看

1

回答

0

投票

【圈友提问】lattice FPGA的XCF文件会被破解之类的吗？

32

查看

1

回答

0

投票

【圈友提问】LATTICE ecp5G FPGA的serdes添加调试核状态显示timeout error，请问这是什么问题？

31

查看

1

回答

0

投票

LATTICE FPGA 的reveal工具不能添加触发选项怎么解决？

22

查看

1

回答

1

投票

请问lattice crosslink FPGA 的MIPI IP里的rx频率设置有什么影响？

26

查看

0

回答

0

投票

请问Lattice crosslink FPGA的MIPI硬核IP该怎么设置？

匿名

31

查看

1

回答

0

投票

为什么LATTICE EPC5 FPGA的sdrdes通过SCI写进去的值和读出来的值不一致？

18

查看

1

回答

1

投票

LATTICE ECP3 ECP5 FPGA DDR3调试经验分享

28

查看

1

回答

0

投票

如何通过Diamond Programmer对传统/老器件进行编程？

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接

智慧AI