Hi FPGA - 最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

19

查看

0

回答

0

投票

很奇怪的现象测频数字乱跳

45

查看

0

回答

0

投票

7位数码管模10计数器，板子跑不起来，请看看问题出在哪里？

33

查看

4

回答

-1

投票

请教给位大佬，怎么实现两个数据信号的优先级控制

32

查看

6

回答

2

投票

请问FPGA芯片的商业级、工业级、军工级是怎么区分出来的？

34

查看

0

回答

0

投票

Altera 哪个型号速度最快

40

查看

9

回答

0

投票

分享一大波FPGA技术论文及代码

34

查看

1

回答

0

投票

quartus FIR ip核仿真问题

43

查看

1

回答

0

投票

Xilinx串口通信问题

19

查看

0

回答

0

投票

官网下载的历程，编译报如下错。

37

查看

5

回答

3

投票

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

31

查看

2

回答

0

投票

萌新提问大佬：请问case语句太多有简便得编写方法吗？

12

查看

1

回答

0

投票

xilinx fir IP核 7.2版多通道指标信号没有了

yue-010@163.com

13

查看

0

回答

0

投票

pcie ROOT模式下的core无法识别设备问题！

匿名

18

查看

0

回答

0

投票

50m高频模拟开片推荐

23

查看

0

回答

0

投票

关于zynq7000的FUSE_CNTL值，从PL回读显示是加密，但依然可以非加密BOOT，不解求教！

35

查看

0

回答

0

投票

Quartus18.1功能仿真报错，初学

29

查看

1

回答

0

投票

Lattice LIF-MD6000使用 mipi d-phy to CMOS接上refclk時編譯不過

12

查看

1

回答

0

投票

为什么QuartusII 13.1不能仿真？该怎么解决

21

查看

0

回答

1

投票

Ubuntu 18.04/16.04 安装破解 VCS 2016/2018 和 Verdi 2016/2018，以及和vivado联合仿真

匿名

31

查看

2

回答

0

投票

ALTERA哪個型號的IO 可以到1G bit/sec

43

查看

1

回答

0

投票

设计一个CPU大概需要多少逻辑门?

10

查看

0

回答

0

投票

intel FPGA 控制sdram 帧差法出错

41

查看

0

回答

0

投票

AN515激活驱动程序的问题

14

查看

1

回答

0

投票

如何打开一个已存在的ModelSim工程

25

查看

0

回答

0

投票

cyclone 10 利用JESD204B进行AD采集调试协助，有偿

匿名

12

查看

1

回答

0

投票

关于单片机模拟jtag 对4300的下载jed问题

40

查看

1

回答

0

投票

想问下大家在使用Xilinx A7系列的FPGA来开发SoC时，自己写的IP模块，是如何挂接到总线的Dummy上的？

31

查看

2

回答

0

投票

【圈友提问】用单片机 ARM MCU通过JTAG给LATTICE CPLD XO2快速进行固件升级的方法是否可靠？

42

查看

1

回答

0

投票

关于lattice jed 下载问题

22

查看

0

回答

1

投票

7系列GTP / GTH - 仿真速度太慢，加快仿真

43

查看

2

回答

0

投票

哪位大神有linux版本的modelsim,能发个网盘连接

39

查看

3

回答

0

投票

FPGA实现12路SPI数据采集+以太网TCP/IP数据传输问题

27

查看

1

回答

0

投票

关于帧间差分法的问题

44

查看

5

回答

0

投票

用于边缘计算、云计算的FPGA芯片以及相应开发板，有哪些性价比高一些？

37

查看

1

回答

0

投票

FPGA 同步复位为什么不会产生亚稳态

37

查看

1

回答

0

投票

nandflash读不出坏块标记，读出来的全是ff'h

25

查看

1

回答

0

投票

fpga多时钟源的问题。

26

查看

0

回答

0

投票

Artix-7 FPGA GTP收发器的设计咨询：量产芯片的RX复位序列要求

40

查看

1

回答

0

投票

FPGA如何产生相位延迟为0.5ns的两个脉冲？

31

查看

1

回答

0

投票

vivado功能仿真ERROR: [Common 17-39] 'launch_simulation' failed due to earlier errors.

39

查看

1

回答

0

投票

FPGA无关模块之间相互影响

45

查看

1

回答

0

投票

关于lattice USBN_2a 下载器的时序

35

查看

0

回答

0

投票

VIVADO IP流——如何修改/编辑VIVADO中的IP核心源文件？

35

查看

1

回答

0

投票

求7 series FPGAs Transceiver Wizard IP的应用实例

26

查看

0

回答

0

投票

详解FPGA实现8b10b编码原理（含VHDL及verilog源码）

38

查看

0

回答

0

投票

如何使用MAX II CPLD产生422KHz-428KHz的方波调频信号，频率分辨率为100Hz。

匿名

36

查看

0

回答

0

投票

跪求crosslink cmos to dphy 可以run simulation 的source

匿名

28

查看

1

回答

0

投票

cmos to dphy如何 initial?

44

查看

3

回答

0

投票

FPGA重要参数，FPGA选型时候要注意什么呢

19

查看

1

回答

0

投票

quartus中的RTL中选择器、D触发器的折叠和全部显示

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接