Hi FPGA - 最大最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

11

查看

0

回答

0

投票

使用以太网IP核接收到一帧数据之后怎么对这一帧数据进行处理，help!

32

查看

0

回答

0

投票

在zynq上通过petalinux终端操作GPIO

匿名

29

查看

0

回答

0

投票

为什 qualtus 13.1 ALTPLL 不起作用

43

查看

0

回答

0

投票

怎么使用 vivado中的 report_methodology?

匿名

45

查看

1

回答

0

投票

lattice crosslink mipi tx,如何实现HS mode 与LP mode间的切换及在LP mode下发包？

30

查看

1

回答

0

投票

lattice crosslink mipi硬核，如何用modesim仿真

31

查看

1

回答

0

投票

MAX 10 冷启动运作不正常

12

查看

0

回答

0

投票

Vivado综合后要解决哪些问题？

匿名

20

查看

2

回答

0

投票

lattice ecp3 serdes 8B/10B接收数据乱码

42

查看

2

回答

0

投票

按键消抖模块的verilog代码看的不是很懂，不懂的几行标出，求帮忙看看

16

查看

1

回答

0

投票

关于FPGA实现128点FFT

44

查看

1

回答

0

投票

FPGA项目用PCIE协议

27

查看

8

回答

2

投票

请问FPGA芯片的商业级、工业级、军工级是怎么区分出来的？

37

查看

1

回答

0

投票

差分时钟从普通IO口输入fpga后不稳定的问题

22

查看

2

回答

0

投票

初学FPGA,有时会遇到代码看不懂，怎么解决呢？

42

查看

1

回答

0

投票

如何使复数乘法映射到Xilinx Versal FPGA DSP58中？

30

查看

1

回答

0

投票

xilinx FPGA 如何使向量乘法映射到DSP58中？

匿名

39

查看

0

回答

0

投票

FPGA的同步复位与异步复位

匿名

40

查看

0

回答

0

投票

地点北京，有偿请求xilinx的XC95288 ISA PCI总线驱动开发或排故

45

查看

2

回答

0

投票

读写SRAM 数据错误

44

查看

0

回答

0

投票

QuartusPrame Pro版Nios安装

44

查看

0

回答

0

投票

Xilinx 低功耗-小容量-小封装ZYNQ Ultrascale+ MPSoC, 适用于ZYNQ-7000升级

匿名

19

查看

1

回答

0

投票

quartus ip核调用不成功

中关村彭于晏

32

查看

1

回答

0

投票

为什么我quartus中初始化后，自加后还是未定态呢，求大佬指教

中关村彭于晏

15

查看

1

回答

0

投票

quartus13.0将包含有子模块的顶层模块生成qxp文件，导入新的工程中提示找不到qxp工程中的子模块怎么解决

中关村彭于晏

14

查看

2

回答

0

投票

quartus FIR ip核仿真问题

中关村彭于晏

43

查看

1

回答

0

投票

random产生正数

中关村彭于晏

35

查看

1

回答

0

投票

关于quartus ii的双口RAM的ipcore的读写问题

中关村彭于晏

36

查看

1

回答

0

投票

vivado 2019.2 在ubuntu20.04 上安装到最后阶段时卡住的解决办法!

22

查看

6

回答

3

投票

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

13

查看

0

回答

0

投票

jed.bin具体是JED文件里面的哪段？

24

查看

1

回答

0

投票

xilinx FPGA 如何设定寄存器的初始值？

23

查看

1

回答

0

投票

GT917S数据手册 GT917S编程指南 GT1151Q编程指南 GT1151Q数据手册

匿名

42

查看

1

回答

0

投票

FPGA怎么实现一张1920X1080的图片放大到3840X2160

15

查看

1

回答

0

投票

xilinx UltraScale+ 和 Versal FPGA中为什么要用XPM_MEMORY？

35

查看

0

回答

0

投票

CDC(三)总线半握手跨时钟域处理

匿名

42

查看

0

回答

0

投票

Versal ACAP中物理可级联的LUT到底有什么优势？

匿名

33

查看

1

回答

0

投票

Xilinx FPGA Vivado 降低扇出的又一个好方法

11

查看

1

回答

0

投票

Lattice Crosslink-NX比特流(bitstream)压缩以及转换为C文件的方法介绍

13

查看

0

回答

0

投票

FPGA Debug经验之谈

34

查看

1

回答

0

投票

黑金K7325开发板资料免费分享，含源码和教程

20

查看

0

回答

0

投票

CDC(二) 单bit 脉冲跨时钟域处理

33

查看

1

回答

0

投票

CDC(一) 总线全握手跨时钟域处理

40

查看

0

回答

0

投票

FPGA入门系列17--task

44

查看

0

回答

0

投票

Xilinx UltraScale 介绍与产品选型

匿名

36

查看

0

回答

0

投票

HLS-使用C/C++开发FPGA的IP Core-下

26

查看

0

回答

0

投票

MMCM级联生成时钟是同步还是异步？

匿名

17

查看

0

回答

0

投票

vivado report_design_analysis 命令很强大

匿名

24

查看

0

回答

0

投票

xilinx 三款Versal FPGA 有何区别？

匿名

31

查看

0

回答

0

投票

Vivado能把RAM综合成异构存储单元吗?

匿名