Hi FPGA - 最大最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

39

查看

0

回答

0

投票

学数字图像处理，求推荐

32

查看

1

回答

0

投票

10G Ethernet subsystem是实现了时钟同步功能还是只提供时间戳功能？

10

查看

1

回答

0

投票

MMCM级联生成时钟是同步还是异步？

40

查看

1

回答

0

投票

请问quartus如何防止模块被优化掉

22

查看

1

回答

0

投票

基于xilffs从SD卡复制文件到eMMC Flash,无法挂载 eMMC盘区

45

查看

0

回答

0

投票

求一个能用的实现SPWM波的Verilog代码

39

查看

1

回答

0

投票

基于FPGA的运动目标识别与追踪(包含源码)

33

查看

0

回答

0

投票

modelsim新增技巧之coverage和tcl

39

查看

1

回答

0

投票

华为内部FPGA技术文档 FPGA之FIFO经验

28

查看

0

回答

0

投票

FPGA实现丢掉错误包的代码示例

匿名

38

查看

1

回答

0

投票

FPGA 实现 FFT 相关资料 (可视化复分析)Needham.visual-complex-analysis 分享

18

查看

1

回答

0

投票

FPGA DIY《数字示波器原理大全》文档分享

39

查看

1

回答

0

投票

CAN总线接口资料分享

43

查看

1

回答

0

投票

FPGA实现 RS485接口规范及应用文档分享

43

查看

1

回答

0

投票

FPGA实现I2C I2S I3C CAN接口相关资料分享

41

查看

1

回答

0

投票

FPGA对接USB芯片必备资料分享

25

查看

1

回答

0

投票

FPGA 实现 DDS 源码分享

15

查看

1

回答

0

投票

xilinx FPGA平台DDR3设计教程之仿真与综合

44

查看

1

回答

0

投票

《FPGA并行编程以HLS实现数字信号处理为例》PDF档分享

匿名

27

查看

1

回答

0

投票

《卷积神经网络的FPGA并行加速方案设计》pdf分享

21

查看

0

回答

0

投票

zynq 同时使用ps端uart和定时器，定时器不能使用

40

查看

1

回答

0

投票

分享几个FPGA常用接口的动态图

18

查看

18

回答

0

投票

分享一大波FPGA技术论文及代码

紫菜蛋花汤

36

查看

0

回答

0

投票

NXP MPU IMX 系列上的Linux Android HarmonyOS 开发从入门到放弃 (一)

13

查看

1

回答

0

投票

请问哪儿有好的Xilinx图像处理开源项目

34

查看

2

回答

0

投票

vivado时序收敛官方文档UG1292解读之一

23

查看

1

回答

0

投票

SDK EXPRESSIONS怎么加数组

19

查看

0

回答

0

投票

FPGA 代码AS固化后问题

10

查看

0

回答

0

投票

分享一个最NB的GVIM verilog 插件，撸起fpga代码来让你事半功倍

39

查看

0

回答

0

投票

发个quartus prime pro 的license

32

查看

0

回答

0

投票

发个cyclone10 GX的chip to chip的 XCVR demo例程，上板实测完美

42

查看

1

回答

0

投票

FPGA开发板连接问题

39

查看

0

回答

0

投票

感知起源招聘FPGA工程师（坐标北京）

匿名

40

查看

1

回答

0

投票

FMC 子板 12bit 4通道 125M LVDS ADC FL9627 FPGA verilog 驱动源代码

36

查看

1

回答

0

投票

real类型的数据在仿真的时候为什么没有小数位?

20

查看

1

回答

0

投票

verilog怎样实现取对数的函数来自定义位宽

38

查看

1

回答

0

投票

verilog 中的>>符号移位有没有办法带符号位移位？

44

查看

2

回答

0

投票

Lattice Diamond 引脚分配报错

43

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 读PCIE spec千百遍，她却视我如初见！第二回书

匿名

19

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 读PCIE spec千百遍，她却视我如初见！第一回书

匿名

44

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 手把手教你如何加扰数据（伪随机）

匿名

26

查看

0

回答

0

投票

ASIC和FPGA其实是两个行业,就像verilog和c是两个不同的语言一样

匿名

22

查看

4

回答

0

投票

Vivado HLS权威中文教程来了！

41

查看

1

回答

0

投票

EDA状态机工具为啥点击下载图片下载不了呢？

29

查看

0

回答

0

投票

感知起源招聘FPGA工程师（坐标北京）

10

查看

0

回答

0

投票

用quartus软件准备下载程序是点击programmer时软件就卡死

匿名

26

查看

0

回答

0

投票

diamond 的MIPI D-PHY V1.1这个IP要如何控制输入HS才会有输出

28

查看

0

回答

0

投票

LZ77算法在xilinx FPGA上的HLS实现源码分享

44

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 为什么Non-Posted请求必须接受被人插队？

14

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 写为什么不能超越写？和你想象的一样吗？

匿名

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接