Hi FPGA - 最大最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

34

查看

1

回答

-1

投票

FPGA为什么程序固化？

20

查看

1

回答

0

投票

lattice mox2 的jed 文件回读出来 CFG区域全是1 这是被加密了吗？

37

查看

0

回答

0

投票

SoC FPGA，想从SDRAM中读出一帧图像数据，请问可以用什么方法实现？

20

查看

1

回答

0

投票

ECP5 如何加密的同时也压缩bit流文件

24

查看

4

回答

1

投票

LATTICE DIAMOND 报错 Based on the current IO attributes settings, port cannot be assigned to pin

42

查看

2

回答

0

投票

vivado synthesis过程中出现 warning, [Synth 8-3936] Found unconnected internal register 'genblk2.production_dut/product11_reg' and it is trimmed from '48' to '4' bits

12

查看

0

回答

0

投票

求助：modelsim仿真输出波形乱码（附完整VHDL代码及仿真图）

32

查看

1

回答

0

投票

FPGA 信号输出功率不足

38

查看

3

回答

2

投票

ALTERA FPGA quartus 18.0 在ubuntu16.04上使用MegaWizard生成IP时非常卡，怎么解决？

41

查看

10

回答

3

投票

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

32

查看

1

回答

0

投票

cyclone10Gx 可以外接sdram存储器吗？哪位大侠用过，请指点一下，非常感谢!

21

查看

1

回答

0

投票

jtag 不识别fpga,但其它设备识别

23

查看

3

回答

0

投票

【圈友提问】求LATTICE ECP5 FPGA的serdes入门资料？

22

查看

0

回答

0

投票

为什么en一直是1啊？想用状态机控制时序信号

11

查看

0

回答

0

投票

向大佬求助，模块调用然后截取数组，总是报错，请大佬赐教 [已关闭]

18

查看

1

回答

0

投票

如何使用AD/DA模块实现FPGA的收发

30

查看

0

回答

0

投票

aurora hard_err间断性报错

33

查看

1

回答

0

投票

ALTERA FPGA使用AS配置，烧写到EPCQ64A中，重启后，FPGA逻辑配置正确，nios程序没有运行,哪位大侠能指点一下？

29

查看

1

回答

0

投票

Quartus-VHDL-Cyclone IV,如何实现信号锁存？

32

查看

1

回答

0

投票

XILINX FPGA ila timing loop错误

33

查看

1

回答

0

投票

std_logic_unsigned.vhd

11

查看

1

回答

0

投票

aurora链路不通

21

查看

1

回答

0

投票

可不可以把纯HDL程序的IO口映射到D-PHY上面

24

查看

0

回答

0

投票

学数字图像处理，求推荐

12

查看

1

回答

0

投票

10G Ethernet subsystem是实现了时钟同步功能还是只提供时间戳功能？

26

查看

1

回答

0

投票

MMCM级联生成时钟是同步还是异步？

17

查看

1

回答

0

投票

请问quartus如何防止模块被优化掉

35

查看

1

回答

0

投票

基于xilffs从SD卡复制文件到eMMC Flash,无法挂载 eMMC盘区

24

查看

0

回答

0

投票

求一个能用的实现SPWM波的Verilog代码

15

查看

1

回答

0

投票

基于FPGA的运动目标识别与追踪(包含源码)

45

查看

0

回答

0

投票

modelsim新增技巧之coverage和tcl

41

查看

1

回答

0

投票

华为内部FPGA技术文档 FPGA之FIFO经验

22

查看

0

回答

0

投票

FPGA实现丢掉错误包的代码示例

匿名

26

查看

1

回答

0

投票

FPGA 实现 FFT 相关资料 (可视化复分析)Needham.visual-complex-analysis 分享

45

查看

1

回答

0

投票

FPGA DIY《数字示波器原理大全》文档分享

41

查看

1

回答

0

投票

CAN总线接口资料分享

44

查看

1

回答

0

投票

FPGA实现 RS485接口规范及应用文档分享

43

查看

1

回答

0

投票

FPGA实现I2C I2S I3C CAN接口相关资料分享

29

查看

1

回答

0

投票

FPGA对接USB芯片必备资料分享

21

查看

1

回答

0

投票

FPGA 实现 DDS 源码分享

28

查看

1

回答

0

投票

xilinx FPGA平台DDR3设计教程之仿真与综合

40

查看

1

回答

0

投票

《FPGA并行编程以HLS实现数字信号处理为例》PDF档分享

匿名

14

查看

1

回答

0

投票

《卷积神经网络的FPGA并行加速方案设计》pdf分享

33

查看

0

回答

0

投票

zynq 同时使用ps端uart和定时器，定时器不能使用

27

查看

1

回答

0

投票

分享几个FPGA常用接口的动态图

11

查看

18

回答

0

投票

分享一大波FPGA技术论文及代码

紫菜蛋花汤

41

查看

0

回答

0

投票

NXP MPU IMX 系列上的Linux Android HarmonyOS 开发从入门到放弃 (一)

40

查看

1

回答

0

投票

请问哪儿有好的Xilinx图像处理开源项目

40

查看

2

回答

0

投票

vivado时序收敛官方文档UG1292解读之一

16

查看

1

回答

0

投票

SDK EXPRESSIONS怎么加数组

☆☆☆贡献榜☆☆☆

EDA在线工具

状态机工具

友情链接