RSS
排序 » 按日期 按活跃度 ▼ 按回答数 按投票
12
查看
0
回答
0
投票

为什 qualtus 13.1 ALTPLL 不起作用

老陳
11
查看
0
回答
0
投票

怎么使用 vivado中的 report_methodology?

匿名
40
查看
1
回答
0
投票

MAX 10 冷启动 运作不正常

52fpga
21
查看
0
回答
0
投票

Vivado综合后要解决哪些问题？

匿名
21
查看
1
回答
0
投票

关于FPGA实现128点FFT

shawn
31
查看
1
回答
0
投票

FPGA项目 用PCIE协议

popomao
26
查看
1
回答
0
投票

xilinx FPGA 如何使向量乘法映射到DSP58中？

匿名
44
查看
0
回答
0
投票

FPGA的同步复位与异步复位

匿名
17
查看
2
回答
0
投票

读写SRAM 数据错误

老陳
15
查看
0
回答
0
投票

QuartusPrame Pro版Nios安装

shawn
21
查看
1
回答
0
投票

quartus ip核调用不成功

中关村彭于晏
10
查看
1
回答
0
投票

random产生正数

中关村彭于晏
31
查看
0
回答
0
投票

CDC(三)总线半握手跨时钟域处理

匿名
12
查看
0
回答
0
投票

FPGA Debug经验之谈

xilinx_fpga
16
查看
0
回答
0
投票

CDC(二) 单bit 脉冲跨时钟域处理

52fpga
35
查看
0
回答
0
投票

FPGA入门系列17--task

52fpga
15
查看
0
回答
0
投票

​Xilinx UltraScale 介绍与产品选型

匿名
40
查看
0
回答
0
投票

HLS-使用C/C++开发FPGA的IP Core-下

52fpga
45
查看
0
回答
0
投票

MMCM级联生成时钟是同步还是异步？

匿名
44
查看
0
回答
0
投票

vivado report_design_analysis 命令很强大

匿名
45
查看
0
回答
0
投票

xilinx 三款Versal FPGA 有何区别？

匿名
14
查看
0
回答
0
投票

Vivado能把RAM综合成异构存储单元吗?

匿名
12
查看
1
回答
0
投票

CPLD + SDRAM 驱动4.3寸 7 寸TFT屏的超精简代码

匿名
32
查看
0
回答
0
投票

再谈卷积神经网络中为什么会有矩阵乘法

匿名
注册
登录

☆☆☆贡献榜☆☆☆

shawn 头像52fpga 头像Altera_wiki 头像pipisan 头像lattice_wiki 头像yinhk 头像xilinx_fpga 头像Airkids_zz 头像popomao 头像xilinx_wiki 头像芒河 头像ii1397 头像luozz 头像北落师门- 头像aa 头像wind 头像ffq513 头像老陳 头像中关村彭于晏 头像雀翎 头像gui401 头像念安 头像望海 头像墨言 头像ibelieve 头像XILINX 头像duanlin 头像冰河 头像hehu8 头像Jennie 头像忆往昔 头像dyf123 头像daxiong 头像hr@grt-china.com 头像a589598 头像Deceiver_Ker 头像bxhzct 头像斯巴达 头像

友情链接

标签

10 1080P转4K图片 ACAP ALTPLL CNN CPLD Crosslink-NX DSP58 FFT FPGA FPGA GT1151Q GT917S HLS JTAG Kintex-7 LP MAX MCU MCU模拟JTAG MIPI MMCM MPSoC ModelSim NIOS PCIE QUARTUS QXP SDRAM UltraScale UltraScale+ Verilog Versal Vivado Zynq crosslink lattice mipi硬核 mode modesim ram tx xilinx 代码 仿真 冷启动 差分时钟信号 按键消抖 数据错误 读写SRAM