Hi FPGA - 最大最专业的FPGA论坛

排序 » 按日期按活跃度 ▼ 按回答数按投票

16

查看

1

回答

0

投票

FMC 子板 12bit 4通道 125M LVDS ADC FL9627 FPGA verilog 驱动源代码

43

查看

1

回答

0

投票

real类型的数据在仿真的时候为什么没有小数位?

41

查看

1

回答

0

投票

verilog怎样实现取对数的函数来自定义位宽

19

查看

1

回答

0

投票

verilog 中的>>符号移位有没有办法带符号位移位？

41

查看

2

回答

0

投票

Lattice Diamond 引脚分配报错

28

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 读PCIE spec千百遍，她却视我如初见！第二回书

匿名

12

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 读PCIE spec千百遍，她却视我如初见！第一回书

匿名

23

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 手把手教你如何加扰数据（伪随机）

匿名

15

查看

0

回答

0

投票

ASIC和FPGA其实是两个行业,就像verilog和c是两个不同的语言一样

匿名

19

查看

4

回答

0

投票

Vivado HLS权威中文教程来了！

15

查看

1

回答

0

投票

EDA状态机工具为啥点击下载图片下载不了呢？

42

查看

0

回答

0

投票

感知起源招聘FPGA工程师（坐标北京）

23

查看

0

回答

0

投票

用quartus软件准备下载程序是点击programmer时软件就卡死

匿名

11

查看

0

回答

0

投票

FPGA开发板连接问题

32

查看

0

回答

0

投票

diamond 的MIPI D-PHY V1.1这个IP要如何控制输入HS才会有输出

20

查看

0

回答

0

投票

LZ77算法在xilinx FPGA上的HLS实现源码分享

21

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 为什么Non-Posted请求必须接受被人插队？

43

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 写为什么不能超越写？和你想象的一样吗？

匿名

26

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] Equalization的4个phase，你真的了解吗

26

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] CRC系列5 - PCIe Gen6 8Byte CRC

匿名

45

查看

0

回答

0

投票

xilinx 收发器 serdes GTX TX Pattern Generator功能块介绍

匿名

18

查看

0

回答

0

投票

xilinx FPGA开发工具vivado代码写完以后建议大家打开report methodology看看

匿名

29

查看

3

回答

1

投票

请问你的vivado2016.4使用的modelsim是哪个版本？

19

查看

1

回答

0

投票

新手求帮助：这几天Xilinx官网无法打开注册/登录页面，请问怎么回事？另外，Vivado有可靠的镜像下载吗？

10

查看

2

回答

0

投票

vivado布局布线后仿真

28

查看

1

回答

0

投票

请教大佬们，quartus中用DDS进行混频时，modelsim仿真波形不对是怎么回事啊？

44

查看

2

回答

0

投票

FPGA vivado实现后的功能不符合预期

31

查看

2

回答

0

投票

用quartus13.0调用modelsim10.5出现问题

45

查看

1

回答

0

投票

vivado中axi总线读写问题

17

查看

1

回答

0

投票

FPGA vivado实现后的功能不符合预期 [已关闭]

41

查看

0

回答

0

投票

一文读懂高速互联的阻抗及反射上中下汇总

匿名

28

查看

9

回答

3

投票

MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

39

查看

0

回答

0

投票

采用altera cyclone IV FPGA 设计的2048点FFT源码分享

匿名

35

查看

5

回答

1

投票

如何用DSP模拟lattice的JTAG下载程序？

43

查看

0

回答

0

投票

DSP模拟JTAG接口对LATTICE CPLD进行在线编程加载开发，有偿 [已关闭]

17

查看

0

回答

0

投票

如何使用AD/DA模块实现FPGA的收发

21

查看

0

回答

0

投票

如果我想配置一个FPGA芯片，比如Xilinx Virtex-7，配置代码应该怎么写？

匿名

44

查看

0

回答

0

投票

cyclone10 GX FPGA XCVR 自环测试工程及说明文档

44

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 怎样读取PCI configuration space in Legacy way

匿名

42

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] x86架构与PCI架构的关系

匿名

19

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] Excel也能画出PCIE TX均衡后的波形？

28

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 全国99.9%不会计算PCIe TX EQ,你会吗？

25

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] 什么是TX均衡系数？

匿名

13

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] NVMe 热插拔过程以及常见问题（二）

匿名

16

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] NVMe 热插拔过程以及常见问题（一）

匿名

30

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点]DFE-码间干扰的克星还是救星？

12

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点]TxEQ小实验

38

查看

0

回答

0

投票

[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding？

38

查看

1

回答

0

投票

使用XCZU4EG-FBVB900发现几个电源对地阻值很低，不敢上电

31

查看

0

回答

0

投票

zynq7020开发板IP核许可证问题

☆☆☆贡献榜☆☆☆

EDA在线工具

友情链接