首次访问?先看看
站点介绍
吧
登录
注册
提问
全部
未回答
登录
注册
帮助
注册
登录
全部
未回答
登录
注册
帮助
inner 的档案 - 概览
概览
关系网
积分
已关注问题
激活
38
积分
关注
注册用户
会员自
2017-12-09 08:37:59 +0800
上次被看到
2022-01-28 13:32:45 +0800
今天未用的投票
30
投票剩余
72
提问
113
查看
1
回答
2
投票
请问有没有人熟悉用于车载的摄像头方案,最好是RGB格式数据可以直接送给FPGA的
fuckfpga
143
查看
1
回答
1
投票
lattice cpld MachXO2如何计算PLL配置的CPHASE,FPHASE,ICP_CURRENT,LPF_RESISTOR值?
52fpga
90
查看
1
回答
1
投票
在Lattice diamond IPExpress生成的DPRAM HDL文件中使用NGD_DRC_MASK属性是什么用途?
52fpga
241
查看
1
回答
1
投票
LATTICE CPLD MachXO3是否可以通过SPI/ I2C / JTAG之类的编程端口对其SRAM进行重新配置以覆盖已经烧写到NVCM的旧程序?
52fpga
209
查看
1
回答
1
投票
对于Lattice FPGA/CPLD XO2编程,“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别?
shawn
271
查看
1
回答
1
投票
如何更新现有的已经过期的LATTICE DIAMOND LICENSE(许可证)?
52fpga
100
查看
1
回答
0
投票
LATTICE CPLD MACHXO2-ZE系列(每个速度等级)的IOPAD最高频率是多少?
52fpga
76
查看
1
回答
0
投票
Lattice cpld MachXO2的VIH_Max是什么意思?
52fpga
132
查看
1
回答
0
投票
lattice FPGA 官方的 ecp3 DEMO 在重新配合后会报错“Reference to undefined module ddr_pll ”,请问怎么解决?
xilinx_fpga
91
查看
1
回答
0
投票
当用户逻辑在Lattice FPGA XP2器件中运行时,可以运行软错误检测(SED)模块吗?
52fpga
« 前一页
1
...
1
2
3
4
5
6
7
8
...
8
下一个 »
10
回答
2
请教大家,用lattice diamond programer烧录jed文件到芯片上报错“Faild to verify the ID”怎么解决?
1
FPGA实现基于LUT(查找表)的DDS的设计(含matlab和verilog源码)
1
请教FPGA的SDRAM做图像处理,想要取出相邻两帧的图像该怎么办?
1
lattice FPGA diamond和Matlab通信的接口是啥?
1
LATTICE FPGA RTL仿真良好、所有的约束也都符合布局线TRACE,但是时序仿真却出现unknowns未知(X)如何解决?
1
sdi走serdes的话,传到serdes的参考时钟要随着SD,HD,3G不同的分辨率而改变么?
1
LATTICE FPGA ECP5 调SDI时 serdes输出的时钟一直锁存不住怎么办?
0
【转】FPGA基础入门实现图像暗通道输出(FPGA去雾算法相关)
0
请教分数傅里叶变换的fpga实现
0
我自己写了一个FPGA 的 fifo总有问题,不知道什么原因?问问大家能否解决
7
票
7
0
8
标签
lattice
× 4
SDI
× 3
FPGA
× 3
serdes
× 3
ECP5
× 3
diamond
× 1
MIPI
× 1
csi
× 1
14
徽章
●
组织者
×
1
如何找到LATTICE(莱迪思)工具diamond为ASC器件生成的十六进制HEX文件的校验和?
●
著名问题
×
44
如何更新现有的已经过期的LATTICE DIAMOND LICENSE(许可证)?
LATTICE CPLD MachXO3是否可以通过SPI/ I2C / JTAG之类的编程端口对其SRAM进行重新配置以覆盖已经烧写到NVCM的旧程序?
请教mipi csi “rd1182_mipi_dphy_interface_ip”这个参考设计怎样在LATTPCE FPGA ECP5 实现MIPI CSI 收发
Lattice diamond 编译XO3的MIPI工程时报错" Cannot place PIO ... because the types of their IOLOGICs are incompatible", 怎么解决?
【LATTICE FPGA】 我在哪里可以下载Aldec Active-HDL授权守护程序和USB驱动的驱动程序?
Lattice FPGA在diamond的IPexpress中,在频率模式下配置PLL时,IPexpress工具是否可以使用小数N值?
如何将LATTICE IP LICENSE(许可证)添加到我现有的LATTICE DIAMOND FPGA 软件的LICENSE中?
对于Lattice FPGA/CPLD XO2编程,“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别?
使用LATTICE(莱迪思)FPGA的CrossLink器件我需要什么LICENSE?
如果电路板上的lattice FPGA crosslink器件的 NVCM已编程,如何从外部SPI PROM进行加载?
请问有没有人熟悉用于车载的摄像头方案,最好是RGB格式数据可以直接送给FPGA的
【转】FPGA基础入门实现图像暗通道输出(FPGA去雾算法相关)
如何解决LATTICE DIAMOND FPGA软件的LICENSE(许可证)错误?
lattice cpld MachXO2如何计算PLL配置的CPHASE,FPHASE,ICP_CURRENT,LPF_RESISTOR值?
Lattice FPGA crosslink 在MSPI模式下,我可以使用处理器来配置外部SPI引导flash吗?
自己画的使用Lattice CrossLink器件的FPGA 板,是否可以使用USB-2B下载线进行编程和配置?
如何在LATTICE的FPGA器件CrossLink LIFMD器件上使用Reveal来进行工程调试?
Lattice FPGA用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入?
如何在Lattice CPLD XO2系列器件中执行TransFR(透明传输)操作?
为什么在Lattice dimaond FPGA软件中使用crosslink的"DPHY to CMOS IP v1.2"时,无法将bank0上的GPIO / IO_port放置在CrossLink中?
LATTICE CPLD MachXO2的Master I2C(EFB)接口是否完全符合I2C 100kHz标准的时序要求?
LATTICE(莱迪思) CPLD FPGA设计软件的LICENSE(授权许可选项)有哪些?
是否可以修改LATTICE CPLD MACHXO2器件的JEDEC文件中所包含的嵌入式块RAM(EBR)的初始化数据?
当温度升高或降低时,LATTICE CPLD MachXO2的内部晶振的频率是否也会升高或降低,具体关系是怎样的?
Lattice FPGA MachXO3L上的引脚PB38C和PB38D作为MIPI数据输入。 但是,在运行P&R(布局布线)时出现以下错误:
LATTICE FPGA在CrossLink IP中,reset_n_i信号的用途是什么? 是否有任何输入时序要求?
LATTICE CPLD FPGA即使设计只做很小的更改,如果要查看物理(physical)视图和布局视图(floor)也需要运行完整的编译流程吗?
LATTICE FPGA 在CrossLink器件的软MIPI DPHY RX中,时钟是否只能放在PCLK引脚上?
在Lattice FPGA iCE40器件中可用的编程模式有哪些?
latice diamond FPGA软件中tcl文件放在那个路径下才能执行?
【分享】一个FPGA实现sobel边缘检测的例子(含matlab和verilog源码)
如何使用C程序对LATTICE(莱迪思)的FPGA / CPLD进行编程,是否有相关文档?
Lattice March Xo2 CPLD 所能输出的最大电流和最大功率是多少?
如何交换Lattice FPGA CrossLink的硬核D-PHY中的P / N对?
[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding?
xilinx FPGA请教一个程序下载后配置成功程序不能运行,但是修改一个计数器 复位初值重新生成MCS,就能启动运行了
对于lattice FPGA 器件内硬化的从SPI的EFB仿真,一旦收到的数据字节传输到SPI接收数据寄存器,需要多长时间来设置RRDY位?
LATTICE FPGA diamond 从IP Server安装ip后,还是不能用。 还需要怎样的操作吗?
在Lattice diamond中使用 HW-USBN-2B下载线时,编程速度怎么设置?
LATTICE FPGA\CPLD 的锁相环PLL在什么情况下会失锁?
当用户逻辑在Lattice FPGA XP2器件中运行时,可以运行软错误检测(SED)模块吗?
Lattice cpld MachXO2的VIH_Max是什么意思?
如何获得我现有的LATTICE FPGA CPLD订购许可证的临时扩展?
请问FPGA摄像头采集图像显示时好像有些蚯蚓似的爬的颜色在不停的变,好像浮在图像的上层是什么原因?
●
学生
×
1
lattice cpld MachXO2如何计算PLL配置的CPHASE,FPHASE,ICP_CURRENT,LPF_RESISTOR值?
●
热门的问题
×
58
lattice cpld MachXO2如何计算PLL配置的CPHASE,FPHASE,ICP_CURRENT,LPF_RESISTOR值?
如何更新现有的已经过期的LATTICE DIAMOND LICENSE(许可证)?
Lattice FPGA在diamond的IPexpress中,在频率模式下配置PLL时,IPexpress工具是否可以使用小数N值?
请问有没有人熟悉用于车载的摄像头方案,最好是RGB格式数据可以直接送给FPGA的
对于Lattice FPGA/CPLD XO2编程,“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别?
Lattice FPGA MachXO3L上的引脚PB38C和PB38D作为MIPI数据输入。 但是,在运行P&R(布局布线)时出现以下错误:
LATTICE FPGA diamond 从IP Server安装ip后,还是不能用。 还需要怎样的操作吗?
如何使用C程序对LATTICE(莱迪思)的FPGA / CPLD进行编程,是否有相关文档?
LATTICE CPLD MACHXO2-ZE系列(每个速度等级)的IOPAD最高频率是多少?
LATTICE CPLD MachXO3是否可以通过SPI/ I2C / JTAG之类的编程端口对其SRAM进行重新配置以覆盖已经烧写到NVCM的旧程序?
请教mipi csi “rd1182_mipi_dphy_interface_ip”这个参考设计怎样在LATTPCE FPGA ECP5 实现MIPI CSI 收发
LATTICE FPGA\CPLD 的锁相环PLL在什么情况下会失锁?
Lattice diamond 编译XO3的MIPI工程时报错" Cannot place PIO ... because the types of their IOLOGICs are incompatible", 怎么解决?
如何在LATTICE的FPGA器件CrossLink LIFMD器件上使用Reveal来进行工程调试?
【LATTICE FPGA】 我在哪里可以下载Aldec Active-HDL授权守护程序和USB驱动的驱动程序?
Lattice FPGA用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入?
如何将LATTICE IP LICENSE(许可证)添加到我现有的LATTICE DIAMOND FPGA 软件的LICENSE中?
使用LATTICE(莱迪思)FPGA的CrossLink器件我需要什么LICENSE?
【转】FPGA基础入门实现图像暗通道输出(FPGA去雾算法相关)
如果电路板上的lattice FPGA crosslink器件的 NVCM已编程,如何从外部SPI PROM进行加载?
如何在Lattice CPLD XO2系列器件中执行TransFR(透明传输)操作?
Lattice FPGA crosslink 在MSPI模式下,我可以使用处理器来配置外部SPI引导flash吗?
自己画的使用Lattice CrossLink器件的FPGA 板,是否可以使用USB-2B下载线进行编程和配置?
如何解决LATTICE DIAMOND FPGA软件的LICENSE(许可证)错误?
LATTICE diamond FPGA软件综合的时候,是否可以选择面积优先或者速度优先?
为什么在Lattice dimaond FPGA软件中使用crosslink的"DPHY to CMOS IP v1.2"时,无法将bank0上的GPIO / IO_port放置在CrossLink中?
在Lattice FPGA iCE40器件中可用的编程模式有哪些?
MCU如何通过Slave SPI接口使用hex文件对Lattice iCE40 FPGA(CRAM)编程?
如何交换Lattice FPGA CrossLink的硬核D-PHY中的P / N对?
LATTICE FPGA在CrossLink IP中,reset_n_i信号的用途是什么? 是否有任何输入时序要求?
【分享】一个FPGA实现sobel边缘检测的例子(含matlab和verilog源码)
【LATTICE FPGA】 如何在CrossLink中使用SPI引脚和CDONE引脚作为通用I / O(GPIO)?
LATTICE FPGA 在CrossLink器件的软MIPI DPHY RX中,时钟是否只能放在PCLK引脚上?
请问FPGA摄像头采集图像显示时好像有些蚯蚓似的爬的颜色在不停的变,好像浮在图像的上层是什么原因?
xilinx FPGA请教一个程序下载后配置成功程序不能运行,但是修改一个计数器 复位初值重新生成MCS,就能启动运行了
LATTICE FPGA 如何修改JESD207 IP核MCLK时钟的默认频率(90MHz)?
LATTICE FPGA的 Place and Route(PAR)命令行参数 -exp Warn_DDR_General_Routing_on_Clock = 1 的起什么作用?
LATTICE FPGA所有定义为NC的引脚是否真的没有连接任何东西? 如果PCB上的走线直接通过MachXO2中的NC引脚互连,会不会有什么问题?
LATTICE CPLD MachXO2的Master I2C(EFB)接口是否完全符合I2C 100kHz标准的时序要求?
LATTICE(莱迪思) CPLD FPGA设计软件的LICENSE(授权许可选项)有哪些?
是否可以修改LATTICE CPLD MACHXO2器件的JEDEC文件中所包含的嵌入式块RAM(EBR)的初始化数据?
当温度升高或降低时,LATTICE CPLD MachXO2的内部晶振的频率是否也会升高或降低,具体关系是怎样的?
独立版的LATTICE(莱迪思)ispVM软件是否需要License(许可证)? 我在哪里可以下载该工具?
在远程计算机上调用PAR(Place and Route)时,为什么LATTICE diamond会将作业分派给远程计算机,并且所有远程计算机上的所有PAR之前的操作都会被跳过?
LATTICE CPLD FPGA即使设计只做很小的更改,如果要查看物理(physical)视图和布局视图(floor)也需要运行完整的编译流程吗?
LATTICE FPGA为什么我收到通知,说明我的评估版本Aldec即将到期。 我升级到ispLEVER 7.2,但继续收到Aldec Active-HDL即将过期的通知。
可以忽略Lattice FPGA iCE40LM 规格书(datasheet)中提到的上电顺序吗?
latice diamond FPGA软件中tcl文件放在那个路径下才能执行?
Lattice March Xo2 CPLD 所能输出的最大电流和最大功率是多少?
[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding?
LZ77算法在xilinx FPGA上的HLS实现源码分享
LATTICE(莱迪思)工具的免费许可和订购许可的有效期是多少? 比如LATTICE DIAMOND
对于lattice FPGA 器件内硬化的从SPI的EFB仿真,一旦收到的数据字节传输到SPI接收数据寄存器,需要多长时间来设置RRDY位?
在Lattice diamond中使用 HW-USBN-2B下载线时,编程速度怎么设置?
Lattice ECP3 Versa开发套件是否有免费许可证? 如何在一年后续约?
当用户逻辑在Lattice FPGA XP2器件中运行时,可以运行软错误检测(SED)模块吗?
Lattice cpld MachXO2的VIH_Max是什么意思?
如何获得我现有的LATTICE FPGA CPLD订购许可证的临时扩展?
●
学者
×
1
请教mipi csi “rd1182_mipi_dphy_interface_ip”这个参考设计怎样在LATTPCE FPGA ECP5 实现MIPI CSI 收发
●
拥护者
×
1
请教mipi csi “rd1182_mipi_dphy_interface_ip”这个参考设计怎样在LATTPCE FPGA ECP5 实现MIPI CSI 收发
●
好问题
×
1
请问有没有人熟悉用于车载的摄像头方案,最好是RGB格式数据可以直接送给FPGA的
●
老师
×
1
sdi走serdes的话,传到serdes的参考时钟要随着SD,HD,3G不同的分辨率而改变么?
●
编辑
×
1
LATTICE FPGA diamond 从IP Server安装ip后,还是不能用。 还需要怎样的操作吗?
●
主编
×
1
【转】FPGA基础入门实现图像暗通道输出(FPGA去雾算法相关)
●
粉丝
×
1
●
受欢迎的问题
×
62
LATTICE CPLD MachXO2的Master I2C(EFB)接口是否完全符合I2C 100kHz标准的时序要求?
对于lattice FPGA 器件内硬化的从SPI的EFB仿真,一旦收到的数据字节传输到SPI接收数据寄存器,需要多长时间来设置RRDY位?
如何使用C程序对LATTICE(莱迪思)的FPGA / CPLD进行编程,是否有相关文档?
Lattice FPGA用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入?
对于Lattice FPGA/CPLD XO2编程,“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别?
想问下针对64bit的除法~有什么好的建议吗?
lattice cpld MachXO2如何计算PLL配置的CPHASE,FPHASE,ICP_CURRENT,LPF_RESISTOR值?
如何更新现有的已经过期的LATTICE DIAMOND LICENSE(许可证)?
Lattice FPGA在diamond的IPexpress中,在频率模式下配置PLL时,IPexpress工具是否可以使用小数N值?
请问有没有人熟悉用于车载的摄像头方案,最好是RGB格式数据可以直接送给FPGA的
Lattice FPGA MachXO3L上的引脚PB38C和PB38D作为MIPI数据输入。 但是,在运行P&R(布局布线)时出现以下错误:
LATTICE FPGA diamond 从IP Server安装ip后,还是不能用。 还需要怎样的操作吗?
LATTICE CPLD MACHXO2-ZE系列(每个速度等级)的IOPAD最高频率是多少?
是否可以修改LATTICE CPLD MACHXO2器件的JEDEC文件中所包含的嵌入式块RAM(EBR)的初始化数据?
LATTICE CPLD MachXO3是否可以通过SPI/ I2C / JTAG之类的编程端口对其SRAM进行重新配置以覆盖已经烧写到NVCM的旧程序?
请教mipi csi “rd1182_mipi_dphy_interface_ip”这个参考设计怎样在LATTPCE FPGA ECP5 实现MIPI CSI 收发
LATTICE FPGA\CPLD 的锁相环PLL在什么情况下会失锁?
Lattice diamond 编译XO3的MIPI工程时报错" Cannot place PIO ... because the types of their IOLOGICs are incompatible", 怎么解决?
LATTICE CPLD MachXO2规格书中提到的晶振的最大最小值,在电压和温度符合条件的情况下它们是否一直有效?
如何在LATTICE的FPGA器件CrossLink LIFMD器件上使用Reveal来进行工程调试?
【LATTICE FPGA】 我在哪里可以下载Aldec Active-HDL授权守护程序和USB驱动的驱动程序?
LATTICE FPGA 在CrossLink器件的软MIPI DPHY RX中,时钟是否只能放在PCLK引脚上?
如何将LATTICE IP LICENSE(许可证)添加到我现有的LATTICE DIAMOND FPGA 软件的LICENSE中?
LATTICE FPGA在CrossLink IP中,reset_n_i信号的用途是什么? 是否有任何输入时序要求?
使用LATTICE(莱迪思)FPGA的CrossLink器件我需要什么LICENSE?
如何交换Lattice FPGA CrossLink的硬核D-PHY中的P / N对?
LATTICE(莱迪思) CPLD FPGA设计软件的LICENSE(授权许可选项)有哪些?
【转】FPGA基础入门实现图像暗通道输出(FPGA去雾算法相关)
【分享】一个FPGA实现sobel边缘检测的例子(含matlab和verilog源码)
MCU如何通过Slave SPI接口使用hex文件对Lattice iCE40 FPGA(CRAM)编程?
如果电路板上的lattice FPGA crosslink器件的 NVCM已编程,如何从外部SPI PROM进行加载?
如何在Lattice CPLD XO2系列器件中执行TransFR(透明传输)操作?
Lattice FPGA crosslink 在MSPI模式下,我可以使用处理器来配置外部SPI引导flash吗?
自己画的使用Lattice CrossLink器件的FPGA 板,是否可以使用USB-2B下载线进行编程和配置?
如何解决LATTICE DIAMOND FPGA软件的LICENSE(许可证)错误?
LATTICE diamond FPGA软件综合的时候,是否可以选择面积优先或者速度优先?
为什么在Lattice dimaond FPGA软件中使用crosslink的"DPHY to CMOS IP v1.2"时,无法将bank0上的GPIO / IO_port放置在CrossLink中?
【LATTICE FPGA】 如何在CrossLink中使用SPI引脚和CDONE引脚作为通用I / O(GPIO)?
在Lattice FPGA iCE40器件中可用的编程模式有哪些?
如何获得LATTICE(莱迪思)早期设计工具的LICENSE(许可证),如ispLEVER,ispLEVER Starter和ispDesign Expert?
请问FPGA摄像头采集图像显示时好像有些蚯蚓似的爬的颜色在不停的变,好像浮在图像的上层是什么原因?
xilinx FPGA请教一个程序下载后配置成功程序不能运行,但是修改一个计数器 复位初值重新生成MCS,就能启动运行了
LATTICE FPGA 如何修改JESD207 IP核MCLK时钟的默认频率(90MHz)?
LATTICE FPGA的 Place and Route(PAR)命令行参数 -exp Warn_DDR_General_Routing_on_Clock = 1 的起什么作用?
LATTICE FPGA所有定义为NC的引脚是否真的没有连接任何东西? 如果PCB上的走线直接通过MachXO2中的NC引脚互连,会不会有什么问题?
当温度升高或降低时,LATTICE CPLD MachXO2的内部晶振的频率是否也会升高或降低,具体关系是怎样的?
LATTICE(莱迪思)工具的免费许可和订购许可的有效期是多少? 比如LATTICE DIAMOND
独立版的LATTICE(莱迪思)ispVM软件是否需要License(许可证)? 我在哪里可以下载该工具?
在远程计算机上调用PAR(Place and Route)时,为什么LATTICE diamond会将作业分派给远程计算机,并且所有远程计算机上的所有PAR之前的操作都会被跳过?
LATTICE CPLD FPGA即使设计只做很小的更改,如果要查看物理(physical)视图和布局视图(floor)也需要运行完整的编译流程吗?
LATTICE FPGA为什么我收到通知,说明我的评估版本Aldec即将到期。 我升级到ispLEVER 7.2,但继续收到Aldec Active-HDL即将过期的通知。
可以忽略Lattice FPGA iCE40LM 规格书(datasheet)中提到的上电顺序吗?
latice diamond FPGA软件中tcl文件放在那个路径下才能执行?
[FPGA 实现及PCIe IP 核知识点] PCIe为什么要增加Precoding?
Lattice March Xo2 CPLD 所能输出的最大电流和最大功率是多少?
LZ77算法在xilinx FPGA上的HLS实现源码分享
在Lattice diamond中使用 HW-USBN-2B下载线时,编程速度怎么设置?
Lattice ECP3 Versa开发套件是否有免费许可证? 如何在一年后续约?
当用户逻辑在Lattice FPGA XP2器件中运行时,可以运行软错误检测(SED)模块吗?
Lattice cpld MachXO2的VIH_Max是什么意思?
如何获得我现有的LATTICE FPGA CPLD订购许可证的临时扩展?
使用Lattice Diamond Tool中的功耗计算器,在LCMXO3LF-6900C-5BG400I引脚封装中,最坏情况下的有效Theta-JA(无散热器,无气流)为20.8。 但在Lattice thermal.pdf文件中,在0lfm处为33.0。 哪个是对的?
●
分类学者
×
1
●
好回答
×
1
请教大家,用lattice diamond programer烧录jed文件到芯片上报错“Faild to verify the ID”怎么解决?