首次访问?先看看
站点介绍
吧
登录
注册
提问
全部
未回答
登录
注册
帮助
注册
登录
全部
未回答
登录
注册
帮助
Altera_wiki 的档案 - 概览
概览
关系网
积分
已关注问题
激活
11
积分
关注
注册用户
会员自
2018-08-02 13:24:07 +0800
上次被看到
2020-11-25 12:21:21 +0800
今天未用的投票
30
投票剩余
2
提问
74
查看
0
回答
1
投票
自己动手搭建一个简单的数字图像处理FPGA仿真系统
Altera_wiki
0
查看
0
回答
0
投票
测试测试测试测试测试测试测试测试测试 [已删除]
Altera_wiki
5
回答
2
INTEL FPGA Quartus "Critical Warning (10237)"错误怎么解决?
1
ALTERA FPGA quartus 18.0 在ubuntu16.04上使用MegaWizard生成IP时非常卡,怎么解决?
1
在lattice diamond中改动了一行代码,结果编译时报错 edif2ngd: Problem parsing '%'. 该怎么解决?
0
quartus FIR ip核仿真问题
0
如何打开一个已存在的ModelSim工程
54
票
54
0
50
标签
FPGA
× 210
CPLD
× 210
SoCs
× 202
Intel/Altera
× 186
Area:_Tools
× 62
Device_Family:...
× 43
Area:_HSIO
× 28
Tools
× 25
Altera_Softwar...
× 21
Altera_Softwar...
× 21
Altera_Softwar...
× 20
Device_Family:...
× 19
Area:_Embedded
× 17
KDB_Area
× 14
Area:_Component
× 14
Intellectual_Property
× 13
Area:_EMIF
× 11
Arria_V_SX
× 10
Device_Family:...
× 10
Cyclone_V_SX
× 9
Intel_Stratix_10
× 9
Stratix_V_GS
× 8
xilinx
× 8
Component
× 8
赛灵思
× 8
Arria_V_GZ
× 7
Cyclone_V_GX
× 7
Cyclone_V_ST
× 7
Stratix_V
× 7
Arria_V_ST
× 7
Stratix_V_GX
× 7
Cyclone_V_GT
× 6
Altera_Softwar...
× 6
Area:_Intellec...
× 6
Device_Family:...
× 6
Cyclone_V_SE
× 5
Cyclone_V
× 5
Device_Family:...
× 5
Stratix_V_GT
× 4
Quartus_Prime
× 4
Stratix_V_E
× 4
HSIO
× 4
Altera_Softwar...
× 4
Int
× 3
Cyclone_IV_GX
× 3
Intel/Alt
× 3
Stratix_IV
× 3
Area:_OpenCL
× 3
Quartus_Prime_Standard
× 3
Altera_Softwar...
× 3
10
徽章
●
编辑
×
1
错误(10001):<design> vhd<line>处的Verilog HDL或VHDL错误:不支持对全局信号或变量<name>的引用
●
好回答
×
1
INTEL FPGA Quartus "Critical Warning (10237)"错误怎么解决?
●
热门的问题
×
25
如何在Quartus II Assignment Editor 10.0及更高版本中进行参数赋值?
从版本13.1开始,哪些器件系列已从Quartus II软件中删除?
为什么Quartus在使用root_partition.qdb保留外围逻辑时会给出“实例化未定义的实体”错误?
配置 - 哪些Spartan-6器件支持AES比特流加密?
尝试在Nios II中使用alt_getchar()时,为什么会出现错误“未定义引用'getc'”?
Vivado - 使用XDC文件设置DRC严重性
RapidIO IP核SDC文件中的时序约束导致时序分析错误
如何通过FPGA启用HPS以太网接口的时序分析?
为什么通过FPGA逻辑将HPS外设时钟连接到外部引脚会导致Quartusfitter错误?
如何使用Quartus Prime软件测试英特尔FPGA SVF文件?
如何在Quartus II软件中生成串行矢量文件(SVF)?
11.5 - 由于IOSTANDARD问题导致的包错误的主答复记录
Max10器件系列是否支持SignalTap II逻辑分析仪?
Virtex-4/5/6 - 如何在配置后使用STARTUP原语驱动CCLK
Virtex-5系统监视器Vrefp和Vrefn的最大差异是多少?
千兆以太网模式下的收发器PHY能否在1000BASE-X / SGMII自动协商期间补偿恢复时钟和参考时钟之间的时钟频率差异?
Zynq UltraScale + MPSoC,PS DDR - 如何使用DDRC地址映射?
模块化设计 - 当NGC网表用于模块化设计时,NGDBuild不会生成NGO文件。它是否正确?
LogiCORE以太网1000BASE-X PCS / PMA或SGMII v7.0内核 - 使用内部时钟分频器和250 MHz参考时钟更新Virtex-4 FPGA的时钟方案
UltraScale / UltraScale + DDR4 IP - 性能优化,可实现具有异构流程的DDR接口的高利用率
LogiCORE IP视频屏幕显示(OSD) - 发行说明和已知问题
VCS - 使用SystemVerilog开关编译SecureIP模型时发生错误
自己动手搭建一个简单的数字图像处理FPGA仿真系统
为什么构建SOC预加载器会产生“Makefile:200 ***目标模式不包含'%'。停止。” Windows PC上的错误?
PROMGen - 支持Platform Flash PROM设计修订(CFI文件格式)
●
老师
×
1
在lattice diamond中改动了一行代码,结果编译时报错 edif2ngd: Problem parsing '%'. 该怎么解决?
●
拥护者
×
1
在lattice diamond中改动了一行代码,结果编译时报错 edif2ngd: Problem parsing '%'. 该怎么解决?
●
受欢迎的问题
×
31
VCS - 使用SystemVerilog开关编译SecureIP模型时发生错误
是否有可能在英特尔®MAX®10器件中创建描述UFM和CFM(已创建.sof和.hex文件)的二进制文件?
Virtex-4/5/6 - 如何在配置后使用STARTUP原语驱动CCLK
Zynq UltraScale + MPSoC,PS DDR - 如何使用DDRC地址映射?
如何在Quartus II Assignment Editor 10.0及更高版本中进行参数赋值?
11.4 Spartan-6位置 - LX25器件与其他器件具有BUFIO2引脚兼容性问题
Spartan-6 FPGA - 当不使用eFUSE时,如何连接RFUSE引脚?
从版本13.1开始,哪些器件系列已从Quartus II软件中删除?
为什么Quartus在使用root_partition.qdb保留外围逻辑时会给出“实例化未定义的实体”错误?
配置 - 哪些Spartan-6器件支持AES比特流加密?
尝试在Nios II中使用alt_getchar()时,为什么会出现错误“未定义引用'getc'”?
Vivado - 使用XDC文件设置DRC严重性
RapidIO IP核SDC文件中的时序约束导致时序分析错误
如何通过FPGA启用HPS以太网接口的时序分析?
为什么通过FPGA逻辑将HPS外设时钟连接到外部引脚会导致Quartusfitter错误?
如何使用Quartus Prime软件测试英特尔FPGA SVF文件?
如何在Quartus II软件中生成串行矢量文件(SVF)?
11.5 - 由于IOSTANDARD问题导致的包错误的主答复记录
Max10器件系列是否支持SignalTap II逻辑分析仪?
9.1i配置 - 在XAPP424中仿真JTAG Player时,我的仿真总是在TDO检查指令处失败
Virtex-5系统监视器Vrefp和Vrefn的最大差异是多少?
千兆以太网模式下的收发器PHY能否在1000BASE-X / SGMII自动协商期间补偿恢复时钟和参考时钟之间的时钟频率差异?
模块化设计 - 当NGC网表用于模块化设计时,NGDBuild不会生成NGO文件。它是否正确?
LogiCORE以太网1000BASE-X PCS / PMA或SGMII v7.0内核 - 使用内部时钟分频器和250 MHz参考时钟更新Virtex-4 FPGA的时钟方案
UltraScale / UltraScale + DDR4 IP - 性能优化,可实现具有异构流程的DDR接口的高利用率
LogiCORE IP视频屏幕显示(OSD) - 发行说明和已知问题
9.1isp1布局规划编辑器 - 不显示TEMAC和Logic之间的CrossLink链接
自己动手搭建一个简单的数字图像处理FPGA仿真系统
2017.4 LogiCORE IP MIPI DSI发送器子系统v2.0(Rev.1) - MIPI DSI发送器子系统v2.0(Rev.1)是否可以发送长包DCS命令?
为什么构建SOC预加载器会产生“Makefile:200 ***目标模式不包含'%'。停止。” Windows PC上的错误?
PROMGen - 支持Platform Flash PROM设计修订(CFI文件格式)
●
分类学者
×
1
●
粉丝
×
1
●
学生
×
1
如何创建压缩配置比特流以利用Cyclone FPGA的片上解压缩功能?
●
著名问题
×
13
从版本13.1开始,哪些器件系列已从Quartus II软件中删除?
Vivado - 使用XDC文件设置DRC严重性
如何在Quartus II软件中生成串行矢量文件(SVF)?
Max10器件系列是否支持SignalTap II逻辑分析仪?
Virtex-4/5/6 - 如何在配置后使用STARTUP原语驱动CCLK
千兆以太网模式下的收发器PHY能否在1000BASE-X / SGMII自动协商期间补偿恢复时钟和参考时钟之间的时钟频率差异?
Zynq UltraScale + MPSoC,PS DDR - 如何使用DDRC地址映射?
UltraScale / UltraScale + DDR4 IP - 性能优化,可实现具有异构流程的DDR接口的高利用率
LogiCORE IP视频屏幕显示(OSD) - 发行说明和已知问题
VCS - 使用SystemVerilog开关编译SecureIP模型时发生错误
自己动手搭建一个简单的数字图像处理FPGA仿真系统
为什么构建SOC预加载器会产生“Makefile:200 ***目标模式不包含'%'。停止。” Windows PC上的错误?
PROMGen - 支持Platform Flash PROM设计修订(CFI文件格式)