首次访问?先看看
站点介绍
吧
登录
注册
提问
全部
未回答
登录
注册
帮助
注册
登录
全部
未回答
登录
注册
帮助
ipqsn 的档案 - 概览
概览
关系网
积分
已关注问题
激活
46
积分
关注
注册用户
会员自
2017-12-09 09:33:58 +0800
上次被看到
2019-05-10 16:40:20 +0800
今天未用的投票
30
投票剩余
19
提问
138
查看
1
回答
1
投票
LATTICE ECP5 FPGA触发器异常复位问题请教
LuckyHH
88
查看
2
回答
1
投票
有个问题请教各位。如果我的PLL的输出和输入频率相同,能够保证两个时钟的相位一致吗?
52fpga
182
查看
1
回答
1
投票
请问LATTICE的XO2\XO3(CPLD\FPGA) 器件怎样执行加密操作?
shawn
88
查看
2
回答
0
投票
LATTICE FPGA serdes的第三种Loopback paralel data after de-serialzer外环好像无效?
shawn
126
查看
1
回答
0
投票
lattice的FIFO full信号好像是有bug? 既空又满。
52fpga
138
查看
1
回答
0
投票
LATTICE FPGA综合参数时报警告 unsupported property怎么解决?
shawn
90
查看
1
回答
0
投票
LATTICE FPGA map的时候出现错误 “IO register/latch ... annot be implemented in PIC.”
shawn
26
查看
0
回答
0
投票
咨询一个RAM的读时序问题
ipqsn
237
查看
2
回答
0
投票
cycloneV DDR3的硬核调试,local_init_done始终为低,是为什么啊?
52fpga
127
查看
1
回答
0
投票
ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO...”怎么解决?
shawn
« 前一页
1
...
1
2
...
2
下一个 »
10
回答
2
请教用FPGA做图像缩放,锯齿该怎么消除?
1
LATTICE FPGA 时序约束问题请教
1
如果FPGA的VCCIO接的是3.3V,引脚定义为LVCMOS25的话,2.5V能否被采到为1?
1
电路板一上电,电流有时比较大不能工作,关闭重启后电流就正常能够正常工作,想请教一下大家,这主要是由什么造成的?
1
为什么LATTICE csi2 to parallel 的例子里面没有输出LP mode的数据?
0
请问LATTICE FPGA软年diamond怎么把自己写的code封装成类似IP的文件?
0
Cordic算法FPGA实现cos,sin (含python和verilog代码)
0
【转】FPGA基础入门实现图像暗通道输出(FPGA去雾算法相关)
0
请问一下LATTICE FPGA ICE器件在新的Radiant软件上能支持reveal么?
0
ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO...”怎么解决?
16
票
16
0
2
标签
lattice
× 1
MIPI
× 1
11
徽章
●
编辑
×
1
LATTICE FPGA serdes的第三种Loopback paralel data after de-serialzer外环好像无效?
●
拥护者
×
1
请教用FPGA做图像缩放,锯齿该怎么消除?
●
著名问题
×
14
ALTERA FPGA 怎么读取识别芯片的唯一编码(DNA)?
LATTICE FPGA综合参数时报警告 unsupported property怎么解决?
请问LATTICE的XO2\XO3(CPLD\FPGA) 器件怎样执行加密操作?
ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗?
有人遇到过modelsim,运行一段时间,就自动闪没了的情况吗?
ALTERA FPGA使用QUARTUS 自带的FFT做傅里叶变换时,怎么使用流控制?
LATTICE ECP5 FPGA触发器异常复位问题请教
ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO...”怎么解决?
XILINX FPGA使用ise的rom核,modelsim独立仿真的结果数据不变,地址在变化,求教下哪块出了问题?
LATTICE FPGA serdes的第三种Loopback paralel data after de-serialzer外环好像无效?
lattice的FIFO full信号好像是有bug? 既空又满。
lattice fpga之前好好的,为什么改变一下管脚分配就会出现"required array inputs exceed the limit of 36"?
cycloneV DDR3的硬核调试,local_init_done始终为低,是为什么啊?
LATTICE FPGA map的时候出现错误 “IO register/latch ... annot be implemented in PIC.”
●
好回答
×
1
请教用FPGA做图像缩放,锯齿该怎么消除?
●
老师
×
1
请教用FPGA做图像缩放,锯齿该怎么消除?
●
学生
×
1
有个问题请教各位。如果我的PLL的输出和输入频率相同,能够保证两个时钟的相位一致吗?
●
分类学者
×
1
●
受欢迎的问题
×
17
请问LATTICE的XO2\XO3(CPLD\FPGA) 器件怎样执行加密操作?
ALTERA FPGA 怎么读取识别芯片的唯一编码(DNA)?
请问FPGA的fifo可以设置下降沿写数据吗?
LATTICE FPGA综合参数时报警告 unsupported property怎么解决?
有人遇到过modelsim,运行一段时间,就自动闪没了的情况吗?
FPGA如何锁定三个异步时钟(时钟频率相同)的相位关系吗?
ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗?
XILINX FPGA使用ise的rom核,modelsim独立仿真的结果数据不变,地址在变化,求教下哪块出了问题?
ALTERA FPGA使用QUARTUS 自带的FFT做傅里叶变换时,怎么使用流控制?
请问大伙100MB nand flash FPGA读写,有方案推荐没?
LATTICE ECP5 FPGA触发器异常复位问题请教
ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO...”怎么解决?
LATTICE FPGA serdes的第三种Loopback paralel data after de-serialzer外环好像无效?
lattice fpga之前好好的,为什么改变一下管脚分配就会出现"required array inputs exceed the limit of 36"?
lattice的FIFO full信号好像是有bug? 既空又满。
cycloneV DDR3的硬核调试,local_init_done始终为低,是为什么啊?
LATTICE FPGA map的时候出现错误 “IO register/latch ... annot be implemented in PIC.”
●
学者
×
1
ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO...”怎么解决?
●
粉丝
×
1
●
热门的问题
×
16
请问LATTICE的XO2\XO3(CPLD\FPGA) 器件怎样执行加密操作?
ALTERA FPGA 怎么读取识别芯片的唯一编码(DNA)?
LATTICE FPGA综合参数时报警告 unsupported property怎么解决?
有人遇到过modelsim,运行一段时间,就自动闪没了的情况吗?
FPGA如何锁定三个异步时钟(时钟频率相同)的相位关系吗?
ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗?
XILINX FPGA使用ise的rom核,modelsim独立仿真的结果数据不变,地址在变化,求教下哪块出了问题?
ALTERA FPGA使用QUARTUS 自带的FFT做傅里叶变换时,怎么使用流控制?
请问大伙100MB nand flash FPGA读写,有方案推荐没?
LATTICE ECP5 FPGA触发器异常复位问题请教
ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO...”怎么解决?
LATTICE FPGA serdes的第三种Loopback paralel data after de-serialzer外环好像无效?
lattice fpga之前好好的,为什么改变一下管脚分配就会出现"required array inputs exceed the limit of 36"?
lattice的FIFO full信号好像是有bug? 既空又满。
cycloneV DDR3的硬核调试,local_init_done始终为低,是为什么啊?
LATTICE FPGA map的时候出现错误 “IO register/latch ... annot be implemented in PIC.”