shawn 的档案 - 概览

● 粉丝   × 1

● 拥护者   × 1

• 谁有LATTICE FPGA 软件 diamond3.9的license文件？

● 组织者   × 1

• LATTICE DIAMOND 报错 Based on the current IO attributes settings, port cannot be assigned to pin

● 评论员   × 1

● 编辑   × 1

• LATTICE FPGA 通过Slave SPI在线升级，怎样可以将JEDEC文件转换成二进制烧录文件？

● 主编   × 1

● 启发   × 1

• LATTICE FPGA XO3的feature row 和UFM怎样设置？

● 完美答案   × 1

• lattice XO3L实现MIPI DSI 发送，DSI高速模式没有数据输出

● 受欢迎的问题   × 92

• MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载
• LATTICE(莱迪思)DDR/DDR2/DDR3分立存储器设计规则(20170801更新)
• xilinx FPGA 中如何将一个1-4MHZ的频率进行倍频？
• 在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法
• LATTICE FPGA MICO32 uCOS开发流程
• 为什么LATTICE官方的crosslink开发板在擦除了一下片外FLASH后就再也烧不进去程序了？
• LATTICE ECP5 SERDERS部分的时钟输入包括两对，是否可以只使用一对差分时钟实现对4个SERDES的提供时钟
• 在LATTICE 的FPGA软件diamond中多路径可以进行整个模块约束吗？
• FPGA学习精品资料汇总帖
• LATTICE原厂培训学习笔记——第一课ECP5 Serdes调试
• Lattice FPGA MIPI调试总结
• FPGA实现基于LUT（查找表）的DDS的设计(含matlab和verilog源码)
• 这个厉害！基于FPGA的PPPoE协议获取账号密码的攻击实现【FPGA verilog 源码】
• 获得这些小技巧，将FPGA设计水平提高一个台阶
• Ubuntu 18.04/16.04 安装破解 VCS 2016/2018 和 Verdi 2016/2018，以及和vivado联合仿真
• 基于FPGA实现图像裁剪
• LATTICE CPLD XO2 怎样读取feature row?
• CRC算法从数学原理到软件硬件实现
• 【圈友提问】 求LATTICE ECP5 FPGA的serdes入门资料？
• XILINX FPGA vivado 2018.3及任意版本 license下载
• FPGA视频接口之Altera LVDS IP用法（上）
• 【转】应届生面试数字电路设计/FPGA开发工程师岗位总结—— 看得我啼笑皆非
• 【圈友提问】lattice FPGA的XCF文件会被破解之类的吗？
• FPGA开发学习的几大误区
• 【圈友提问】LATTICE XO2 CPLD 模拟JTAG烧录问题请教
• 【圈友提问】用单片机 ARM MCU通过JTAG给LATTICE CPLD XO2快速进行固件升级的方法是否可靠？
• Cordic算法FPGA实现cos,sin (含python和verilog代码)
• FPGA时序分析笔记（一）
• xilinx verilog语法技巧 (一)
• FPGA时序分析笔记（二）
• FPGA时序分析笔记（三）
• 【圈友提问】Lattice DIAMOND 入门资料怎样加IP， 怎样仿真？
• XILINX FPGA软件Vivado中几种仿真模式比较
• xilinx verilog 语法技巧(二)——综合属性
• 【转载】为什么verilog 仿真输出都是红线
• FPGA的发展历程简介
• 针对xilinx FPGA设计的低功耗优化分析
• FPGA 经典五级流水线产生的冒险和和解决方案
• 【转】不要verilog HDL设计中生成本地时钟和复位信号
• 【转】跨时钟域问题学习笔记
• ALTERA FPGA 常见问题汇总(2)
• 【圈友提问】求教一下，使用FPGA Advantage 生成代码时出现这个问题怎么解决？
• 【圈友提问】LATTICE ecp5G FPGA的serdes添加调试核状态显示timeout error，请问这是什么问题？
• verilog语法技巧(三)--RAM的初始化
• verilog 独热码状态机
• 基于FPGA实现IIC 协议读写 EEPROM
• 【圈友提问】xilinx ISE怎么查看子模块的资源消耗情况?
• FPGA同步复位和异步复位，您真搞明白了吗？
• xilinx FPGA vivado synplfy verilog 高级语法技巧分享
• [通知]本站将在30天内关闭免费注册,只有登陆用户可以查看答案，30天内一贴未发的已注册帐户将被清理!
• 详解FPGA实现8b10b编码原理（含VHDL及verilog源码）
• ALTERA FPGA 常见问题汇总(3)
• 利用FPGA加速加减乘除基本运算以及对特殊函数实施定点运算
• 【转】基于FPGA实现数字图像的镜像，含matlab源码和FPGA源码
• FPGA流水线优化处理实例
• FPGA 读写 sdram文档整理
• quartus 19.1 下载直链
• lattice的官网好慢啊，谁能发一个diamond3.9 WIN 64版本的软件给我？
• 时序、时序，如何解决FPGA的时序优化问题？
• CPLD + SDRAM 驱动4.3寸 7 寸TFT屏的超精简代码
• Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)
• 卷积神经网络中为什么会有矩阵乘法？
• MMCM级联生成时钟是同步还是异步？
• 再谈卷积神经网络中为什么会有矩阵乘法
• xilinx 三款Versal FPGA 有何区别？
• 【转载】如何将VHDL转化为Verilog以及进行VHDL和verilog的混合仿真
• 【转载】一个合格数字IC设计工程师的知识结构
• 做FPGA时序约束预备知识之简单的Tcl命令
• Xilinx 低功耗-小容量-小封装ZYNQ Ultrascale+ MPSoC, 适用于ZYNQ-7000升级
• GT917S数据手册 GT917S编程指南 GT1151Q编程指南 GT1151Q数据手册
• xilinx FPGA 开发软件vivado中的时序约束文件的管理
• 对FPGA的时钟定义的理解
• 基于FPGA的实时JPEG编码器
• FPGA为什么比CPU/ARM快
• Vivado能把RAM综合成异构存储单元吗?
• FPGA时序分析笔记（四）
• FPGA时钟的偏差 —— 时钟倾斜Jitter
• 【转载】 QuartusPrame 19.1之后的版本安装NIOS
• xilinx FPGA 如何使向量乘法映射到DSP58中？
• intel altera FPGA配置的三种主要方式
• vivado 2019.2 在ubuntu20.04 上安装到最后阶段时卡住的解决办法!
• verilog 实现 ram的一些代码以及理解
• FPGA实现SCCB协议和IIC协议
• vivado report_design_analysis 命令很强大
• ALTERA FPGA 2GXB模块的使用说明
• Intel Arria10 FPGA CDR锁定方式
• axi4-lite verilog源码以及注释
• 基于FPGA的运动目标识别与追踪(包含源码)
• 在FPGA和CPLD之间怎样选择？
• FPGA同步电路分析---异步和同步电路的区别（二）
• FPGA同步电路的时序模型分析(一)
• ALTERA FPGA XCVR使用说明 Stratix V

● 优秀问题   × 2

• LATTICE(莱迪思)DDR/DDR2/DDR3分立存储器设计规则(20170801更新)
• MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

● 尽职居民   × 1

• 请教用FPGA做图像缩放，锯齿该怎么消除？

● 好回答   × 26

• LATTICE FPGA XO3的feature row 和UFM怎样设置？
• 怎样消除 61061045 WARNING - The SN pin is not available for use as a general purpose I/O pin when the SLAVE_SPI_PORT attribute is enabled.
• lattice DIAMOND报 no clock nets in the design.
• LATTICE FPGA crosslink 和 XO3 的MIPI CSI RX 参考设计在哪里？
• LATTICE FPGA 通过Slave SPI在线升级，怎样可以将JEDEC文件转换成二进制烧录文件？
• LATTICE DIAMOND 报错 Based on the current IO attributes settings, port cannot be assigned to pin
• lattice FPGA 的 ddr generic 这个IP怎么用？
• 谁用LATTICE ECP3做过HDMI的设计？
• LATTICE DIAMOND编译好多警告，MT529,MT246, MT420
• lattice diamond怎样生成NGO？
• LATTCIE ECP3的千兆网DEMO DK-ECP3-TSMAC 为何编译这么慢？
• lattice PLD XO3 的核电压到底是多少？
• 为啥在lattice的官网找不着crosslink的参考设计？
• 请大神帮忙推荐一颗可以替换LCMXO1200C-3FTN256C的芯片。
• 安装diamond出现无法定位输入点FlsAlloc于动态链接库KERNEL32.DLL上
• LATTICE ECP5的全局时钟输入该FPGA有多少对？是否有使用限制要求？
• 请教用FPGA做图像缩放，锯齿该怎么消除？
• LATTICE FPGA 软件DIAMOND中analysis Reports和place&route trace的时序报告哪个为准？
• LATTICE FPGA diamond 从IP Server安装ip后，还是不能用。 还需要怎样的操作吗？
• DDR3 Memory DIMM存储器的 rank指的是什么？
• 对Lattice MIPI DSI TX RD1184参考设计中dcs_rom模块的疑惑
• Lattice ECP3的DDR3存储器控制器到底是哪一个？
• lattice fpga的逻辑分析仪工具有办法reveal 支持 system verilog吗？
• lattice XO3L实现MIPI DSI 发送，DSI高速模式没有数据输出
• lattice diamond默认用synplify ,加入rvl 后是不是用自带综合工具综合的呢？
• 如何用DSP模拟lattice的JTAG下载程序？

● 分类学者   × 1

● 老师   × 1

• LATTICE FPGA crosslink 和 XO3 的MIPI CSI RX 参考设计在哪里？

● 优秀回答   × 6

• LATTICE FPGA XO3的feature row 和UFM怎样设置？
• 怎样消除 61061045 WARNING - The SN pin is not available for use as a general purpose I/O pin when the SLAVE_SPI_PORT attribute is enabled.
• 请教用FPGA做图像缩放，锯齿该怎么消除？
• DDR3 Memory DIMM存储器的 rank指的是什么？
• 安装diamond出现无法定位输入点FlsAlloc于动态链接库KERNEL32.DLL上
• lattice XO3L实现MIPI DSI 发送，DSI高速模式没有数据输出

● 批评家   × 1

• 谁能提供下LCMXO2-256HC-4SG32C 与LCMXO2-256ZE-1SG32C这两颗料的规格书及管脚定义，急，谢谢

● 学者   × 1

• lattice的官网好慢啊，谁能发一个diamond3.9 WIN 64版本的软件给我？

● 重要问题   × 1

• MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

● 收藏问题   × 2

• MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载
• 详解FPGA实现8b10b编码原理（含VHDL及verilog源码）

● 好问题   × 6

• MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载
• LATTICE(莱迪思)DDR/DDR2/DDR3分立存储器设计规则(20170801更新)
• 在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法
• LATTICE FPGA MICO32 uCOS开发流程
• LATTICE原厂培训学习笔记——第一课ECP5 Serdes调试
• FPGA学习精品资料汇总帖

● 学生   × 1

• MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载

● 自学者   × 1

• 为什么LATTICE官方的crosslink开发板在擦除了一下片外FLASH后就再也烧不进去程序了？

● 复兴的问题   × 6

• LATTICE FPGA的SERDERS 用作SDI收发时，是否可以使用内部PLL的输出作为时钟？
• DDR3 Memory DIMM存储器的 rank指的是什么？
• 请教大家LATTICE ICE系列FPGA的开发工具iCEcube2 如何使用自带的IP？
• LATTICE ECP3 FPGA的FASTN引脚是做什么用的，应该怎么连接？
• DDR3 存储器的概念 Write leveling 是什么意思？
• ddr3 存储器的 on the fly 是什么意思？

● 热门的问题   × 86

• MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载
• xilinx FPGA 中如何将一个1-4MHZ的频率进行倍频？
• 在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法
• LATTICE FPGA MICO32 uCOS开发流程
• 为什么LATTICE官方的crosslink开发板在擦除了一下片外FLASH后就再也烧不进去程序了？
• LATTICE ECP5 SERDERS部分的时钟输入包括两对，是否可以只使用一对差分时钟实现对4个SERDES的提供时钟
• LATTICE(莱迪思)DDR/DDR2/DDR3分立存储器设计规则(20170801更新)
• LATTICE原厂培训学习笔记——第一课ECP5 Serdes调试
• FPGA学习精品资料汇总帖
• 这个厉害！基于FPGA的PPPoE协议获取账号密码的攻击实现【FPGA verilog 源码】
• Ubuntu 18.04/16.04 安装破解 VCS 2016/2018 和 Verdi 2016/2018，以及和vivado联合仿真
• LATTICE CPLD XO2 怎样读取feature row?
• Lattice FPGA MIPI调试总结
• 基于FPGA实现图像裁剪
• FPGA实现基于LUT（查找表）的DDS的设计(含matlab和verilog源码)
• Cordic算法FPGA实现cos,sin (含python和verilog代码)
• FPGA时序分析笔记（一）
• 【圈友提问】 求LATTICE ECP5 FPGA的serdes入门资料？
• 【转】应届生面试数字电路设计/FPGA开发工程师岗位总结—— 看得我啼笑皆非
• XILINX FPGA vivado 2018.3及任意版本 license下载
• FPGA时序分析笔记（三）
• 【圈友提问】LATTICE XO2 CPLD 模拟JTAG烧录问题请教
• 【圈友提问】用单片机 ARM MCU通过JTAG给LATTICE CPLD XO2快速进行固件升级的方法是否可靠？
• 【圈友提问】Lattice DIAMOND 入门资料怎样加IP， 怎样仿真？
• FPGA开发学习的几大误区
• FPGA视频接口之Altera LVDS IP用法（上）
• 获得这些小技巧，将FPGA设计水平提高一个台阶
• XILINX FPGA软件Vivado中几种仿真模式比较
• 【转】不要verilog HDL设计中生成本地时钟和复位信号
• 【转】跨时钟域问题学习笔记
• 【圈友提问】LATTICE ecp5G FPGA的serdes添加调试核状态显示timeout error，请问这是什么问题？
• verilog语法技巧(三)--RAM的初始化
• verilog 独热码状态机
• ALTERA FPGA 常见问题汇总(2)
• 【转载】为什么verilog 仿真输出都是红线
• 【圈友提问】xilinx ISE怎么查看子模块的资源消耗情况?
• 【圈友提问】lattice FPGA的XCF文件会被破解之类的吗？
• xilinx verilog语法技巧 (一)
• xilinx verilog 语法技巧(二)——综合属性
• FPGA时序分析笔记（二）
• 详解FPGA实现8b10b编码原理（含VHDL及verilog源码）
• ALTERA FPGA 常见问题汇总(3)
• 【转】基于FPGA实现数字图像的镜像，含matlab源码和FPGA源码
• CRC算法从数学原理到软件硬件实现
• quartus 19.1 下载直链
• lattice的官网好慢啊，谁能发一个diamond3.9 WIN 64版本的软件给我？
• CPLD + SDRAM 驱动4.3寸 7 寸TFT屏的超精简代码
• Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)
• 基于FPGA实现IIC 协议读写 EEPROM
• 卷积神经网络中为什么会有矩阵乘法？
• 再谈卷积神经网络中为什么会有矩阵乘法
• xilinx 三款Versal FPGA 有何区别？
• 【转载】如何将VHDL转化为Verilog以及进行VHDL和verilog的混合仿真
• 【转载】一个合格数字IC设计工程师的知识结构
• FPGA的发展历程简介
• Xilinx 低功耗-小容量-小封装ZYNQ Ultrascale+ MPSoC, 适用于ZYNQ-7000升级
• 基于FPGA的实时JPEG编码器
• xilinx FPGA 开发软件vivado中的时序约束文件的管理
• MMCM级联生成时钟是同步还是异步？
• 对FPGA的时钟定义的理解
• Vivado能把RAM综合成异构存储单元吗?
• 做FPGA时序约束预备知识之简单的Tcl命令
• FPGA时序分析笔记（四）
• xilinx FPGA 如何使向量乘法映射到DSP58中？
• 【转载】 QuartusPrame 19.1之后的版本安装NIOS
• vivado 2019.2 在ubuntu20.04 上安装到最后阶段时卡住的解决办法!
• FPGA 经典五级流水线产生的冒险和和解决方案
• verilog 实现 ram的一些代码以及理解
• vivado report_design_analysis 命令很强大
• FPGA流水线优化处理实例
• FPGA同步复位和异步复位，您真搞明白了吗？
• ALTERA FPGA 2GXB模块的使用说明
• 利用FPGA加速加减乘除基本运算以及对特殊函数实施定点运算
• GT917S数据手册 GT917S编程指南 GT1151Q编程指南 GT1151Q数据手册
• axi4-lite verilog源码以及注释
• FPGA 读写 sdram文档整理
• 针对xilinx FPGA设计的低功耗优化分析
• 基于FPGA的运动目标识别与追踪(包含源码)
• intel altera FPGA配置的三种主要方式
• FPGA实现SCCB协议和IIC协议
• 在LATTICE 的FPGA软件diamond中多路径可以进行整个模块约束吗？
• 在FPGA和CPLD之间怎样选择？
• 时序、时序，如何解决FPGA的时序优化问题？
• FPGA同步电路分析---异步和同步电路的区别（二）
• FPGA同步电路的时序模型分析(一)
• ALTERA FPGA XCVR使用说明 Stratix V

● 著名问题   × 70

• MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载
• 在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法
• xilinx FPGA 中如何将一个1-4MHZ的频率进行倍频？
• 为什么LATTICE官方的crosslink开发板在擦除了一下片外FLASH后就再也烧不进去程序了？
• LATTICE(莱迪思)DDR/DDR2/DDR3分立存储器设计规则(20170801更新)
• Ubuntu 18.04/16.04 安装破解 VCS 2016/2018 和 Verdi 2016/2018，以及和vivado联合仿真
• FPGA学习精品资料汇总帖
• Cordic算法FPGA实现cos,sin (含python和verilog代码)
• Lattice FPGA MIPI调试总结
• FPGA实现基于LUT（查找表）的DDS的设计(含matlab和verilog源码)
• 【圈友提问】LATTICE XO2 CPLD 模拟JTAG烧录问题请教
• verilog语法技巧(三)--RAM的初始化
• FPGA时序分析笔记（三）
• 基于FPGA实现图像裁剪
• LATTICE FPGA MICO32 uCOS开发流程
• 这个厉害！基于FPGA的PPPoE协议获取账号密码的攻击实现【FPGA verilog 源码】
• 获得这些小技巧，将FPGA设计水平提高一个台阶
• 【转】应届生面试数字电路设计/FPGA开发工程师岗位总结—— 看得我啼笑皆非
• 【圈友提问】 求LATTICE ECP5 FPGA的serdes入门资料？
• 【圈友提问】用单片机 ARM MCU通过JTAG给LATTICE CPLD XO2快速进行固件升级的方法是否可靠？
• 【圈友提问】Lattice DIAMOND 入门资料怎样加IP， 怎样仿真？
• XILINX FPGA vivado 2018.3及任意版本 license下载
• FPGA开发学习的几大误区
• FPGA视频接口之Altera LVDS IP用法（上）
• FPGA时序分析笔记（一）
• 详解FPGA实现8b10b编码原理（含VHDL及verilog源码）
• XILINX FPGA软件Vivado中几种仿真模式比较
• ALTERA FPGA 常见问题汇总(2)
• lattice的官网好慢啊，谁能发一个diamond3.9 WIN 64版本的软件给我？
• CPLD + SDRAM 驱动4.3寸 7 寸TFT屏的超精简代码
• Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)
• 【圈友提问】xilinx ISE怎么查看子模块的资源消耗情况?
• CRC算法从数学原理到软件硬件实现
• 基于FPGA实现IIC 协议读写 EEPROM
• 【转载】如何将VHDL转化为Verilog以及进行VHDL和verilog的混合仿真
• 【转】不要verilog HDL设计中生成本地时钟和复位信号
• 【转载】一个合格数字IC设计工程师的知识结构
• ALTERA FPGA 常见问题汇总(3)
• FPGA时序分析笔记（二）
• 【圈友提问】LATTICE ecp5G FPGA的serdes添加调试核状态显示timeout error，请问这是什么问题？
• xilinx verilog 语法技巧(二)——综合属性
• xilinx verilog语法技巧 (一)
• FPGA的发展历程简介
• Xilinx 低功耗-小容量-小封装ZYNQ Ultrascale+ MPSoC, 适用于ZYNQ-7000升级
• verilog 独热码状态机
• FPGA时序分析笔记（四）
• 【转载】为什么verilog 仿真输出都是红线
• 【圈友提问】lattice FPGA的XCF文件会被破解之类的吗？
• FPGA 经典五级流水线产生的冒险和和解决方案
• 【转】基于FPGA实现数字图像的镜像，含matlab源码和FPGA源码
• verilog 实现 ram的一些代码以及理解
• xilinx 三款Versal FPGA 有何区别？
• vivado report_design_analysis 命令很强大
• quartus 19.1 下载直链
• 利用FPGA加速加减乘除基本运算以及对特殊函数实施定点运算
• 基于FPGA的实时JPEG编码器
• axi4-lite verilog源码以及注释
• 【转】跨时钟域问题学习笔记
• 针对xilinx FPGA设计的低功耗优化分析
• 卷积神经网络中为什么会有矩阵乘法？
• 基于FPGA的运动目标识别与追踪(包含源码)
• 在LATTICE 的FPGA软件diamond中多路径可以进行整个模块约束吗？
• LATTICE ECP5 SERDERS部分的时钟输入包括两对，是否可以只使用一对差分时钟实现对4个SERDES的提供时钟
• LATTICE CPLD XO2 怎样读取feature row?
• vivado 2019.2 在ubuntu20.04 上安装到最后阶段时卡住的解决办法!
• MMCM级联生成时钟是同步还是异步？
• ALTERA FPGA XCVR使用说明 Stratix V
• xilinx FPGA 如何使向量乘法映射到DSP58中？
• xilinx FPGA 开发软件vivado中的时序约束文件的管理
• Vivado能把RAM综合成异构存储单元吗?